실습으로 배우는 Verilog, 따라하기 쉬워 인기 폭발!

VHDL과 더불어 HDL(하드웨어기술언어)로 인기를 끌고 있는 Verilog는 VHDL과 같이 하드웨어를 기술하는 언어로 문법이 C언어와 유사하고 표현이 간결해서 초보자들이 배우기 수월하다. 그래서 대학에서는 VHDL만을 디지털 시스템 설계 관련 과목의 언어로 사용하는 경우가 많지만, 산업현장에서는 Verilog도 VHDL 못지않게 많이 사용되고 있다.

게다가 언어 표준이 Verilog-95에서 Verilog-2001로 바뀌면서 많은 편리한 기능들이 추가되고 기능이 강화되어 Verilog를 배우려는 사람들이 늘었다. 하지만, 공부를 하려고 해도 비용부담이 크고, 현장에서 일하는 시간에 따로 시간을 내서 학원에 가기는 사실상 어려운 형편이다.

인터넷 강의 전문업체 알지오는 이런 분들에게 안성맞춤인 강의를 서비스하고 있어 반응이 매우 좋다. Xilinx의 ISE WebPack(무료 합성, 무료 시뮬레이션 툴)을 다운 받고 설치하는 작업을 그대로 따라 하기만 하면 누구나 작업환경을 구축할 수 있도록 설명한다. 기초부터 차근차근 문법 구조 등을 설명하고 있을 뿐 아니라, 작업내용을 화면상에서 보여주고 작업하는 소스를 바로 설명하기 때문에 초보자라도 바로 이해할 수 있다.

강의를 수강한 수강생은 "아무것도 모르는 상태로 시작해서 걱정을 많이 했는데, 강의를 따라 하다 보니 하면 소스를 기술하는 것부터 시뮬레이션까지 쉽게 할 수 있었다"고 말했다.

< 알지오 Verilog 강좌과정 >[디지털 시스템 설계 언어 Verilog, 쉽게 배우자]베릴로그를 소개하고, 공부하기위한 프로그램을 설치합니다.상수와 data type, 식별자의 의미를 알아보고, 연산자의 종류를 공부합니다비트연산자를 구분하고, 연산자의 우선순위를 공부합니다, 블록의 형태에 따른 실행형태를 설명합니다

case 반복문(while, for, repeat, forever)을 알아보고, 태스크와 함수를 비교합니다

회로를 기술하고 시뮬레이션합니다.$strobe의 사용법을 알아봅니다, mux의 설계를 기술하고 시뮬레이션합니다.Continuous, Procedual Assignment 등을 사용하여 mux를 기술합니다.

if, else, case를 이용해서 4-1 mux를 기술합니다, don't care 조건 기술 방법을 공부합니다

if, else, case등을 사용해서 decoder, encoder를 기술하고 시뮬레이션합니다.

Latch가 무엇인지 알아보고, 생성되는 경우를 알아봅니다.Latch가 발생하는 경우를 알아봅니다, 플립플롭을 만들어 봅니다.플립플롭을 만들고, Text Report를 이용해서 작업 내용을 확인합니다.Test Fixture의 정보로 플립플롭의 종류를 판별합니다.여러비트의 레지스터와 쉬프트 레지스터를 기술하고 시뮬레이션 합니다.부호를 보존하는 쉬프트, 카운터, 증가, 감소되는 카운터를 기술해봅시다0∼9까지 증가하는 카운터를 만들고 여러자릿수를 카운터 할 수있도록 기술합니다.FSM을 기술하고 시뮬레이션합니다.Mealy, Moore Type을 비교하고 Moore Type으로 FSM을 기술합니다.순서도를 확인하고, adder, register, mux, compare모듈을 작성합니다.

control모듈을 기술하고, test fixture를 추가해서 시뮬레이션합니다알지오 홈페이지 - www.alzio.co.kr(끝)출처 : 알지오본 콘텐츠는 해당기관의 보도자료임을 밝혀드립니다.