한양대 연구팀, AI 반도체 문턱전압 제어 기술 개발

한양대 한상국 박사과정생(왼쪽 사진), 최창환 교수.

한양대학교 신소재공학부 최창환 교수 연구팀이 차세대 인공지능(AI) 반도체의 성능과 전력 효율을 높일 수 있는 초정밀 다중 문턱전압(multi-Vt) 제어 기술을 개발했다. 문턱전압은 반도체 소자가 켜지는 기준 전압이다. 이를 정밀하게 제어하면 회로의 동작 속도와 전력 소모를 조절할 수 있다. 연구팀은 차세대 3차원 로직 반도체인 상보형 전계효과 트랜지스터(CFET)에 적용할 수 있는 공정 기술로 이번 성과를 제시했다.

최근 AI와 고성능 컴퓨팅(HPC) 확산으로 반도체 업계에서는 고성능과 저전력을 함께 구현하는 소자 기술이 중요해지고 있다. CFET은 차세대 반도체 구조로 주목받고 있으며, 회로 특성에 맞춰 문턱전압을 조절하는 다중 문턱전압 기술이 핵심 요소로 꼽힌다.

연구팀은 희토류 기반 쌍극자(Dipole)를 활용한 게이트 스택 구조인 ‘IGD(Imprinted Gadolinium Dipole)’ 기술을 제안했다. 기존 기술이 쌍극자 물질의 종류나 두께를 조절하는 방식이었다면, IGD는 원자층 수준의 초박막 계면을 제어해 쌍극자의 세기를 조절하는 방식이다. 이를 통해 낮은 공정 온도에서도 문턱전압을 세밀하게 제어할 수 있다.

실험 결과, IGD 구조는 기존 기술보다 약 4배 정밀한 문턱전압 조절 능력을 보였고, 전력 소모를 유발하는 누설전류도 10배 이상 줄였다. 이 기술은 CFET 기반 AI 반도체의 전력 효율 개선에 활용될 수 있다.

연구 결과는 6월 14~18일(현지 시간) 미국 하와이 호놀룰루에서 열린 ‘IEEE 심포지엄 온 VLSI 테크놀로지 앤드 서킷스(IEEE Symposium on VLSI Technology and Circuits) 2026’에서 발표됐다. 논문은 Technology 분야 Gate Stack Processes 세션에 채택됐다. 연구를 주도한 한상국 박사과정생은 Technology 분야 우수 학생 논문상 후보에 올랐다.

이번 연구에는 한양대 신소재공학부와 반도체공학과, SK트리켐이 참여했다. 과학기술정보통신부 차세대지능형반도체기술개발사업, 한국산업기술진흥원 첨단산업특성화대학원지원(반도체) 사업, 한국연구재단 혁신연구센터사업(CH³IPS)의 지원을 받았다.

논문 제목은 ‘Effective Dipole Strength Modulation using Imprinted Gadolinium Dipole (IGD) Layer to Achieve Fine Vt Tunability for Low Thermal Budget CFET Devices’다. 한양대 한상국 박사과정생이 제1저자, 최창환 교수가 교신저자로 참여했다.

김나혜 인턴기자 kim.nahye1@joongang.co.kr