광운대 이대석 교수 연구팀, 인공지능 알고리즘 컴퓨팅을 위한 고신뢰성 시냅스소자 개발

왼쪽부터 한건희 석사, 서종선 석사, 김혜진 석사, 이대석 교수

본교 전자재료공학과 이대석 교수(교신저자) 연구팀의 한건희 석사(제1저자), 서종선 석사, 김혜진 석사 그리고 이대석 교수는 뉴로모픽 시스템을 위한 시냅스소자 신뢰도에 영향을 주는 원인을 규명하고 향상된 신뢰성을 가지는 시냅스소자를 개발하였다.

인공지능에 관한 관심은 최근 들어 급증하고 있는 추세이며, 비젼인식 분야를 넘어서 자연어 처리 및 그 외의 다양한 분야에서 비약적인 발전이 이루어지고 있다. 특히, 최근 발표된 chatGPT와 같은 Open-AI의 GPT-3은 자연어 처리를 위해 1,750억 개의 파라미터로 구성된 모델을 개발하였고, 이러한 모델의 성공에 더 많은 파라미터를 가지는 대규모 AI의 개발이 활발히 이루어지고 있다.

이러한 인공지능 연산은 행렬 곱셈 연산 (Matrix Multiplication)으로 진행되며, 연산에 사용되는 행렬을 처리하기 위해서 직렬형 처리 시스템인 CPU보다는 병렬 연산이 가능한 GPU가 활용되고 있다. 기존 CPU와 GPU는 폰 노이만 구조로 이루어져 있어서 단일 연산속도는 빠르다고 하더라도 대규모 AI에 사용되는 빅데이터 처리에는 “데이터 병목 현상”으로 인한 한계를 보인다. 기존 폰 노이만 구조에서는 데이터 저장 역할을 하는 메모리 소자와 연산이 이루어지는 프로세서가 물리적으로 떨어져 있기 때문에 프로세서와 메모리 간 속도 차이에 의해 “데이터 병목 현상”이 발생할 뿐만 아니라 상당한 양의 에너지 소모도 수반된다.

이러한 문제를 해결하기 위하여 GPU 대비 10분의 1 정도의 에너지만을 소모하는 TPU (Tensor Processing Unit)나 NPU (Neural Processing Unit) 등이 개발되었지만, 기존 폰 노이만 구조를 완전히 벗어나지 못했다는 점과 SRAM 기반으로 구현되었다는 점에서 집적도 및 전력 소모 차원에서 그 한계점을 보인다. 따라서, 기존 폰 노이만 구조와는 달리 프로세서와 메모리의 역할을 동시에 수행할 수 있는 “인메모리 연산 가능 시냅스 소자”에 대한 연구가 제안되었고, 시냅스 소자를 통해 단일 소자에서 Multi-level 가중치 저장 및 어레이 구조에서의 “행렬 곱셈 연산” 동작을 통해 “데이터 병목 현상”을 근본적으로 해결 가능하며 초저전력 연산뿐만 아니라 집적도 향상 및 시스템 간소화도 가능하다.

지금까지 시냅스소자에 관한 다양한 연구들이 진행되었지만, 지금까지는 시냅스소자의 특성 개선에 관한 연구가 부족한 상황이다. 전체 시스템의 인식률에 영향을 미치는 선형성 및 multi-level 가중치 특성들은 연구가 진행되고 있지만, 소자의 신뢰도에 관한 연구는 아직 시작 단계이다. 특히, 소자의 신뢰성에 관한 연구는 “행렬 곱셈 연산”에 있어서 필수적임에도 불구하고, 관련된 연구가 전혀 없는 상태이다. 이에 이대석 교수 연구팀은 시냅스 소자 동작 매커니즘 규명을 통한 소자 신뢰도 향상에 관한 연구를 진행하였다. 또한, 기존 연구들과는 달리 고집적화를 위해 Fab. 공정을 통한 대량생산 가능성도 평가하였다. 이러한 연구 결과들은 향후 시냅스소자 기반의 인공지능용 하드웨어 (뉴로모픽 시스템) 개발에 크게 이바지할 것으로 기대된다.

본 연구는 과학기술정보통신부 및 정보통신기획평가원의 대학 ICT 연구센터육성 지원사업의 지원으로 수행되었으며 (IITP-2023-RS-2022-00156225), 03월 31일자 과학전문지인 Journal of Materials Chemistry C (JCR IF 8.067, JCR Rank: 14.6%)에 “Role of the electrolyte layer in CMOS-compatible and oxide-based vertical three-terminal ECRAM”의 제목으로 출판되었다.

온라인 중앙일보