전력 45% 절감, 성능 23% 향상.. GAA는 어떤 기술
전체 맥락을 이해하기 위해서는 본문 보기를 권장합니다.
삼성전자는 초미세 공정의 한계를 돌파하기 위해 차세대 기술을 선제 도입했다.
삼성전자는 3나노 설계 공정기술의 최적화를 통해 PPA(Power·소비전력, Performance·성능, Area·면적)를 극대화했다.
3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정에 비해 전력을 45% 절감하고, 성능을 23% 향상했다.
삼성전자 관계자는 "GAA는 3나노 이하 공정 한계를 극복할 수 있는 차세대 파운드리 의 '게임 체인저'가 될 것"이라고 말했다.
이 글자크기로 변경됩니다.
(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.
삼성전자는 초미세 공정의 한계를 돌파하기 위해 차세대 기술을 선제 도입했다. 3나노에 세계 최초로 게이트올어라운드(GAA, Gate-All-Around) 기술을 적용했다.
GAA는 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러싸는 형태다. 트랜지스터는 반도체를 구성하는 주요 소자로 전류 흐름을 조절해 증폭하거나 스위치 역할을 한다. 트랜지스터에서 가장 중요한 부분은 게이트다. 게이트에 전압을 가하면 전류가 흐른다. 반도체 칩 하나에 트랜지스터가 수천만~수억개 들어가는데 미세공정이 이뤄지면서 트랜지스터 크기도 점점 작아져 정밀한 컨트롤이 필요해졌다.
채널의 3개면을 감싸는 기존 핀펫 구조와 달리 GAA는 게이트가 채널의 아랫면까지 모두 감싸면서 면적이 넓어진다. 케이트와 채널이 접하는 면이 넓을수록 효율은 높아진다. GAA는 4면을 게이트가 둘러싸고 있어 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도, 전력 효율을 높인다.
삼성전자는 3나노 설계 공정기술의 최적화를 통해 PPA(Power·소비전력, Performance·성능, Area·면적)를 극대화했다. 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정에 비해 전력을 45% 절감하고, 성능을 23% 향상했다. 면적은 16% 축소됐다. 향후 GAA 2세대 공정에선 전력 50% 절감, 성능 30% 향상, 면적 35% 축소로 효율성이 더 높아진다.
TSMC는 2나노부터 GAA 기술을 적용할 계획이다. 업계에서는 삼성전자가 기술 선점을 통해 TSMC를 뛰어넘을 발판을 마련했다고 평가한다. 삼성전자 관계자는 “GAA는 3나노 이하 공정 한계를 극복할 수 있는 차세대 파운드리 의 ‘게임 체인저’가 될 것”이라고 말했다.
전성필 기자 feel@kmib.co.kr
GoodNews paper ⓒ 국민일보(www.kmib.co.kr), 무단전재 및 수집, 재배포금지
Copyright © 국민일보. 무단전재 및 재배포 금지.
- 실종 조양 가족 사인 불명…국과수 익사 가능성 거론
- 나토 홈피에 눈감은 尹대통령 사진이… 외교 결례 논란
- 마요네즈 많다고…美 샌드위치 가게 점원, 총격에 숨져
- 최악 가뭄 이탈리아, 미용실서 머리 두 번 감기면 과태료
- 김건희 ‘팔 흔들흔들’…박지원 “하도 뭐라 해 주눅든듯”
- “한시름 놓으세요”… 文에 책 추천 편지 쓴 ‘초6’의 말
- EXID 하니, ‘열살 연상’ 정신과 의사 양재웅과 열애
- 이준석 “13년 8월 처음 나온 ‘박근혜 시계’를 7월에?”
- 건보료, 영세 사업자 덜 내고 주식 고수 직장인 더 낸다
- “전력 걱정? 일단 몸부터 식혀라”… 일본 또 40도 폭염