“AI 시대 반도체 경쟁, ‘패키징’이 승부 가른다”
하이브리드 본딩⋯ 삼성은 HBM4E, SK는 HBM5부터 적용 전망
인공지능(AI) 시대가 본격 개막함에 따라 반도체 패키징 기술이 산업의 핵심 기술로 지목되고 있다. 데이터센터와 고성능컴퓨팅(HPC), 자율주행 등 미래산업 분야에서 데이터 처리량이 폭증하면서 단순 연산 성능이 아닌 대역폭과 전력 효율, 칩 간 연결 구조가 성능을 좌우하는 핵심 떠올랐기 때문이다.
글로벌 AI 시장에서는 고대역폭메모리(HBM)으로 대표되는 고성능 AI 메모리 수요가 급증하면서 데이터 병목 현상 또한 지속적으로 제기되고 있다. 이에 더 얇고 높은 대역폭과 전력 효율을 갖춘 메모리 구현 필요성이 커지고 있지만, 고적층 구조의 핵심 기술로 꼽히는 하이브리드 본딩은 단기간 내 도입하기 어려운 상황이다.
김기남 성균관대 정보통신대학 교수는 9일 서울 코엑스에서 열린 ‘첨단패키징 기술혁신 심포지엄’에서 “HBM 적층 단수는 계속 증가하고 있지만 하이브리드 본딩 기술이 완전히 개발되지 않아 당분간 마이크로 범프 공정을 사용할 수밖에 없다“고 현 상황을 진단했다.
현재 시장 공급 물량은 대부분 12단 수준이지만 앞으로 16단, 20단 등으로 확대될 전망이다. 업계에서는 삼성전자가 HBM4E부터 하이브리드 본딩 기술 적용을 추진하는 반면, SK하이닉스는 HBM5부터 도입할 것으로 내다보고 있다.
다만 하이브리드 본딩 기술이 아직 성숙하지 않은 만큼, 당분간은 기존 열압착 기반 패키징 방식이 유지될 것으로 보인다. 국제반도체표준협의기구(JEDEC)는 최근 HBM 패키지 높이 기준을 기존 약 775마이크로미터(μm)에서 900μm 수준으로 완화하는 방안을 검토하며 하이브리드 본딩 도입 이전 적층 구조 확장에 대응하고 있는 상황이다.
김 교수는 향후 마이크로 범프에서 하이브리드 본딩으로 전환될 경우 인터커넥트 밀도 향상과 저항 감소, 전력 및 열 효율 개선이 가능할 것으로 내다봤다.
김 교수는 “HBM4 이후 세대부터는 16단 이상 적층이 본격화될 것으로 보이지만 하이브리드 본딩 기술이 단기간 자리잡기는 어려운 만큼, 패키지 높이 제한을 완화하는 등 일정 부분 유연성을 두고 있는 것으로 보인다”며 “과거에는 트랜지스터 성능이 중심이었다면, 이제는 시스템과 패키징 중심으로 경쟁 축이 이동하고 있다”고 설명했다.
그러면서 글로벌 파운드리 1위 기업인 대만 TSMC를 예시로 들었다. 어드밴스드 패키징 기술의 혁신을 선도해온 TSMC는 지난 2012년 CoWoS-S를 도입하며 실리콘 인터포저 기반 패키징을 상용화했지만, 레티클 크기에 따른 면적 제한으로 한계에 직면했다.
이 같은 한계를 극복하기 유기 인터포저를 도입했으나, 열 변형과 미세 패턴 구현 한계로 고성능 제품에는 제약이 따랐다. 이에 유기 인터포저와 실리콘 브리지를 결합한 CoWoS-L 구조가 등장하며 성능과 비용을 동시에 고려한 방향으로 진화하고 있다. 결국 인터포저 구조와 멀티 인터커넥션 설계가 시스템 성능을 좌우하는 핵심 요소로 자리 잡으면서, 패키징 기술 자체가 반도체 경쟁력의 중심으로 부상하고 있다는 평가다.
한편, 한미반도체는 올해 안에 2세대 하이브리드 본더 시제품을 출시해 오는 2029년부터 본격적인 양산에 돌입할 예정이다.
정수연 기자 ssu@viva100.com