[인텔 '3D 반도체 칩' 혁명] 반도체 평면 구조서 '직육면체'로 고질병 '데이터 엉킴현상' 해결
인텔 3D 트랜지스터는
반도체에서 가장 널리 쓰이는 기본구조는 모스펫(MOSFET · metal oxide semiconductor field effect transistor)이다. 전 세계 반도체 업체들이 대부분 사용하는 트랜지스터 구조로,이번에 인텔이 개발한 3D 트랜지스터도 모스펫이다.
모스펫은 게이트(gate),소스(source),드레인(drain) 등 3개로 구성돼 있다. 게이트는 반도체 전원의 온 · 오프(on · off)를 결정하는 스위치 역할을 한다. 반도체 칩에 전원을 공급하기 위해선 게이트에 일정 수준 이상의 전압을 가해야 한다. 이때 소스와 드레인 사이의 공간에 전류가 흘러다니는 채널(channel)이 형성된다. 이 채널에 흐르는 전류가 게이트로 올라가 저장되면 온(on) 상태가 된다. 소스는 전류를 포함하고 있는 전자(charge)가 출발하는 곳이고,드레인은 전자가 도착하는 종착점을 의미한다.
기존 반도체 트랜지스터는 소스와 드레인이 서브 실리콘(sub silicon) 아래에 묻혀 있는 방식으로 제조됐다. 인텔이 개발한 트랜지스터의 가장 큰 특징은 소스와 드레인을 게이트와 함께 서브 실리콘 위로 돌출시킨 3차원 구조로 형성됐다는 점이다. 기존 2차원 방식에선 전류가 흐르는 채널이 1개만 형성된 것에 비해 3차원 방식에선 채널이 3개가 만들어지게 됐다. 업계 관계자는 "채널 수가 증가하면 흐르는 전류량이 많아지면서 그만큼 전류 누출량(leakage)을 줄일 수 있는 효과가 생긴다"고 설명했다.
3D 트랜지스터는 성능 개선뿐 아니라 원가 절감도 가능케 한다. 기존 방식 대비 미세공정이 가능해지면서 웨이퍼 한 장에서 더 많은 칩을 생산할 수 있기 때문이다.
칩 생산량을 늘리기 위해선 칩 구성 단위이자 데이터를 저장하는 공간인 셀(cell) 면적을 줄여야만 한다. 그러나 섣불리 셀 면적을 줄였다간 셀을 구성하는 트랜지스터 간의 데이터 간섭현상(커플링 · coupling)으로 제품에 불량이 발생한다. 그동안 인텔을 비롯한 전 세계 반도체 업체의 공통된 고민이었다.
하지만 3D 트랜지스터는 이런 문제를 해결했다. 기존 2D 방식에선 채널이 1개에 불과했지만 3D는 채널이 3개로 늘어나 전류량이 많아지면서 기존 방식에 비해 소스와 드레인 간 채널 길이를 줄일 수 있게 된 것이다.
강경민 기자 kkm1026@hankyung.com
▶ [인텔 '3D 반도체 칩' 혁명] "모바일도 '인텔 인사이드' 시대 올 것"
< 성공을 부르는 습관 >ⓒ 한국경제신문, 무단 전재 및 재배포 금지< 한국온라인신문협회의 디지털뉴스이용규칙에 따른 저작권을 행사합니다 >
Copyright © 한국경제. 무단전재 및 재배포 금지.