[스페셜리포트]불붙은 차세대 3D 적층 경쟁

차세대 반도체 패키지 시장을 선점하려는 글로벌 각축전이 본격화한다. 칩 성능을 대폭 높이기 위해 반도체(다이)를 위로 쌓아올리는 3차원(3D) 적층 기술이 급부상했다. 반도체 전(前) 공정을 통한 미세 회로 구현 한계를 후(後) 공정인 패키지로 극복하려는 시도다. TSMC가 AMD를 앞세워 데이터센터용 중앙처리장치(CPU)에 3D 적층 패키지 기술을 적용하면서 차세대 패키지 전쟁의 포문을 여는 모양새다. 삼성전자와 인텔도 독자적인 3D 적층 패키지 기술로 한판 승부를 예고한다. 기술 경쟁에 이어 패키지 양산 인프라를 확보하려는 투자 전쟁도 뒷따르고 있다.

◇3D 적층 왜 주목받나

반도체 성능을 높이고 면적을 줄이려면 반도체 내부의 회로 폭을 미세화해야 한다. 극자외선(EUV) 첨단 노광 공정으로 수나노미터급 회로 구현까지 성공했다. 그러나 초미세 회로를 그리기 위한 기술 난도가 점점 높아지면서 반도체 업계는 한계에 직면했다. 3나노 공정 구현을 위해 삼성전자와 TSMC가 경쟁 중이지만 양산까지 발걸음은 더딘 상황이다.

초미세 회로를 구현하기 위한 첨단 공정은 업계가 풀어야 할 숙제다. 기술 난도뿐 아니라 천문학적 투자 비용도 문제다. 업계에서는 대규모 투자만큼 기대하는 반도체 성능을 이끌어 내지 못하는 현실이다.

패키징은 이러한 첨단 공정 한계의 실마리를 풀 해결책이다. 전공정보다 적은 투자로 반도체 성능 개선이 가능하기 때문이다. 삼성전자, 인텔, TSMC가 최근 반도체 패키지에 대규모 투자를 나서는 배경이다.

특히 3D 적층 방식은 성능 고도화뿐 아니라 반도체 집적도를 높일 대안으로 주목받는다. 횡 방향(2D)이 아닌 위로 반도체를 쌓아 올려 점유 면적을 최소화할 수 있기 때문이다. 적층뿐 아니라 여러 반도체 기능을 하나의 칩으로 구현하는 칩렛도 차세대 패키징 기술로 떠오른다.

◇TSMC·인텔·삼성전자 첨단 패키징 '삼국지'

팻 겔싱어 인텔 CEO가 인텔 인베스터 데이에서 기술 로드맵을 발표했다.

TSMC는 AMD 데이터센터 중앙처리장치(CPU)에 3D 패키지 기술 '3D SoIC(System on Integrated Chip)'를 적용했다. 이 기술은 고성능 반도체칩(다이) 위에 캐시 메모리를 완전히 포개어 붙였다. 3D SoIC는 칩을 적층하면서 칩 간 간격을 최소화할 수 있는 하이브리드 본딩을 적용했다. 마이크로 범프로 연결할 때보다 전기 전달 속도를 높일 수 있다.

인텔은 포베로스라는 3D 적층 기술을 개발했다. 2020년 포베로스를 적용한 CPU 레이크필드를 선보인 바 있다. 10나노 공정 전환이 어려웠던 인텔이 택한 생존 전략이었다. 그러나 큰 반향을 일으키진 못했다.

인텔은 차세대 포베로스 기술로 TSMC와 AMD에 맞대응할 계획이다. 포베로스 옴니와 포베로스 다이렉트가 대표적이다. 구리 다이렉트 본딩 방식으로 적층하는 칩 간 간격을 최소화하는 것이 목표다. 인텔의 7나노 이하 첨단 공정 전환과 함께 반도체 시장 주도권을 잡기 위한 승부수로 활용한다. 차세대 포베로스 기술은 내년 하반기 양산 예정이다.

삼성전자도 TSMC, 인텔과 경쟁에서 차세대 패키지 기술을 강화하고 있다. 아이큐브, 엑스큐브 기술로 삼성전자는 2018년 고대역 반도체(HBM)와 로직 반도체를 집적한 아이큐브를 선보였고, 지난해 로직 반도체와 캐시 메모리를 수직으로 쌓아 올리는 엑스큐브 3D 적층 기술을 공개했다. HBM 등 고대역 반도체칩을 더 많이 탑재하면서 매우 얇은 인터포저가 변형되지 않으면서 초미세 배선을 구현할 수 있도록 했다. 반도체 칩 크기가 줄어들고 배선간 간격이 좁아서 생기는 불안정성 문제를 개선하는 데 집중한다.

◇향후 미래 기술은

3D 적층 기술에서 주목해야 할 변화는 미래 관련 기술이다. TSMC에 범프를 없앤 자리에 구리 소재를 집어넣어 전자 이동을 돕도록 했다. 전자 이동이 활발해지면서 전류 이동 속도를 극대화하는 것이다. 칩과 칩 사이 간격을 좁히면서 반도체 성능을 높이려는 시도다.

하이브리브 본딩 기술도 활발하다. 하이브리드 본딩은 반도체 칩 간 연결을 높이면서 데이터 대역폭도 크게 향상 시킨다. 구리 하이브이드 본딩 기술을 통해 기존보다 줄어든 반도체 칩에 통신 속도를 높이면서 성능 개선에 나서고 있다.

삼성전자, 인텔 등 반도체 업체는 장비 업체들과 협력해 패키지 장비도 개발하고 있다. 반도체 기판 소재를 바꿔서 칩과 칩 간 두께를 줄이고 전류 신호 교환을 개선하는 기술 개발도 활발히 이뤄지고 있는 것으로 알려졌다. 이러한 기술은 메모리, 이미지센서, 컴퓨팅 메모리 등 많은 분야에 적용되고 향후 반도체 산업 발전을 견인하는 원동력이 될 것으로 전망된다.

김지웅기자 jw0316@etnews.com