[기획] 美 제재가 키운 中… ‘접는 반도체’로 삼성·TSMC 넘본다
'무어의 법칙' 대체할 비전 제시
독자개발 스마트폰 칩 기린 준비
2031년까지 1.4㎚ 공정 도달 목표
화웨이가 반도체 업계의 오랜 성장 공식인 무어의 법칙을 대체할 새 원칙 '타오(韜·τ)의 법칙'(Tau Scaling Law)을 발표했다. 미국 제재로 최첨단 파운드리 문이 닫히자, 제조 공정 대신 설계로 한계를 돌파하겠다는 승부수다. 회로를 3D로 접어 신호 이동 거리를 줄이는 이 기술이 글로벌 반도체 판도에 어떤 변화를 몰고 올지 주목된다.
26일 화웨이에 따르면 허팅보 화웨이 반도체사업부 사장은 전날 상하이에서 열린 '2026 국제전기전자공학회(IEEE) 국제회로시스템학술대회'(ISCAS 2026) 기조연설에서 타오의 법칙을 소개했다.
중국이 글로벌 반도체 업계에 독자 법칙을 제시한 것은 이번이 처음이다.
이 법칙은 트랜지스터를 더 작게 만드는 대신 회로를 3차원으로 겹겹이 접어 신호 이동 거리를 줄이는 방식이다. 핵심 구현 기술인 '논리 폴딩'(Logic Folding)은 평면으로 늘어선 회로를 수직으로 쌓아 신호 전달 속도를 높인다.
법칙의 이름인 '타오'는 물리학에서 시간 상수를 뜻하는 그리스 문자 '타우'(τ·tau)를 한자로 음역한 것이다. 트랜지스터 크기 대신 신호 이동 시간을 줄이는 데 초점을 맞춘다는 의미를 담았다.
기존 반도체 업계는 약 2년마다 트랜지스터 수를 2배로 늘려 성능을 높인다는 '무어의 법칙'에 따라 발전해왔지만, 트랜지스터를 계속 줄이는 데 따른 비용이 기하급수적으로 늘면서 경제적·기술적 한계에 부딪혔다. 화웨이는 트랜지스터를 더 작게 만드는 대신 회로 설계를 바꾸는 방식으로 이 한계를 돌파했다고 설명했다.
실제 화웨이는 지난 6년간 타오의 법칙을 기반으로 381종 칩을 설계·양산했다. 올 가을에는 논리 폴딩 기술을 처음으로 완전 적용한 자체 개발 스마트폰 칩 기린(Kirin)을 선보일 계획이다.
타오의 법칙이 나오게 된 직접적인 원인은 미국의 수출 규제에 있다. 미국 정부는 지난 2019년 화웨이를 수출 제한 명단에 올린 데 이어 2020년 반도체 관련 수출 규제를 더욱 강화해 TSMC 등 최첨단 파운드리 이용을 막았다. 트랜지스터를 더 작게 만드는 데 필수적인 노광장비도 이때부터 쓸 수 없게 됐다. 5나노미터(㎚·10억분의 1m) 이하 첨단 공정에 필수적인 극자외선(EUV) 장비는 네덜란드 ASML이 독점으로 생산하는데, 미국의 압박에 중국 반입이 금지됐다.
허 사장은 기조연설 후 기자들에게 "EUV 장비 없이도 칩 제조 역량을 크게 높일 수 있다"며 "올해 업계 전체를 깜짝 놀랄 만한 성과를 선보일 것"이라고 말했다.
화웨이 측은 논문을 통해 이 법칙을 적용하면 기존 제조 공정을 그대로 유지하면서도 트랜지스터 밀도를 53.5% 높이고, 에너지 효율을 41% 개선할 수 있다고 설명했다.
오는 2031년까지 이 법칙 기반 고성능 칩의 트랜지스터 밀도가 현재 최첨단 공정보다 한 세대 앞선 1.4㎚ 공정 수준에 도달할 것으로도 내다봤다.
화웨이는 현재 중국 내 파운드리 SMIC에 의존해 칩을 생산하고 있다. 블룸버그는 현재 화웨이·SMIC와 TSMC 간 기술 격차를 약 5년으로 분석했다. TSMC는 오는 2028년, 삼성은 2029년 1.4nm 공정 양산을 각각 목표로 하고 있어 화웨이가 2031년 목표를 달성할 경우 격차가 3년으로 좁혀지게 된다.
다만 전문가들 사이에선 회의적인 시각도 존재한다. 글로벌 정책 자문사 DGA 그룹의 폴 트리올로 아시아·미주 지역 기술 담당 총괄은 미국 경제매체 CNBC에 "적층·폴딩 설계가 트랜지스터 밀도를 효과적으로 높일 수 있지만, 그렇다고 실제 1.4㎚급 제조에 따른 공정·수율·전력·열·성능 문제를 해결했다는 의미는 아니다"라고 말했다. 닐 샤 카운터포인트리서치 부사장 역시 "이 방식은 아직 양산에서 검증되지 않았다"며 "발열과 패키징 복잡성이 수율에 영향을 줄 수 있다"고 덧붙였다.
이혜선 기자 hslee@dt.co.kr
Copyright © 디지털타임스. 무단전재 및 재배포 금지.