차세대 AI반도체 ‘더 작게 효율적으로’

KAIST 연구진, 원자 두께 반도체 전기 공급 난제 해결책 제시

연구 개념도(단층 CMOS향 범용 반데르발스 터널링 주입기 개념도/AI 생성 이미지 재편집), KAIST 제공

국내 과학자들이 두께가 원자 몇 개 정도에 불과한 반도체에서 전기가 잘 드나들지 못하던 문제를 하나의 소재로 해결했다. 더 작으면서도 전기를 덜 쓰는 인공지능(AI) 반도체를 만들 수 있는 새로운 길이 열렸다는 평가다. 더 얇은 반도체 여러 층을 쌓아 성능을 높이는 차세대 AI·저전력 반도체 개발에 활용될 것으로 기대된다.

KAIST는 서준기 생명화학공학과 교수 연구팀이 연세대, 중국 베이징 계산과학연구센터, 한국과학기술연구원(KIST), 울산과학기술원(UNIST), 삼성전자 연구진과 공동으로 이셀레늄화주석(SnSe2)이라는 하나의 소재를 이용해 서로 다른 두 종류의 초박막 반도체에 모두 전기를 원활하게 공급할 수 있는 ‘범용 반데르발스 터널링 주입기’를 개발했다고 16일 밝혔다.

삼성전자 신진산학연구과제와 과학기술정보통신부·한국연구재단이 지원하는 우수신진연구사업 및 개척연구사업의 지원을 받아 조한빈 KAIST 박사과정생이 제1저자로, 고경민 연세대 고경민 교수와 서준기 KAIST 교수가 공동 교신저자로 참여한 이번 연구는 국제학술지 ‘어드밴스드 머티리얼즈(Advanced Materials)’에 8월 12일 온라인 게재됐다. 

트랜지스터는 전기를 흐르게 하거나 막는 ‘초소형 스위치’다. 스마트폰부터 컴퓨터, AI 반도체까지 거의 모든 반도체 칩에는 수많은 트랜지스터가 들어간다. 

트랜지스터는 크게 두 종류로 나뉜다. 전자가 움직여 전기를 전달하는 ‘n형’과, 전자가 빠진 빈자리인 ‘정공’이 움직여 전기를 전달하는 ‘p형’이다. 실제 반도체 칩에서는 이 두 종류를 짝지어 사용해 전력 소모를 줄이면서 빠르게 작동하도록 만든다. 이를 상보형 금속산화물반도체(CMOS) 방식이라고 한다.

최근에는 반도체를 더 작게 만들고 전력 소모를 줄이기 위해 두께가 원자 몇 개 수준에 불과한 ‘2차원 반도체’가 주목받고 있다. 매우 얇아 여러 층으로 쌓을 수 있어 같은 공간에 더 많은 소자를 넣는 데 유리하기 때문이다.

연구 모식도(범용 SnSe2 반데르발스 주입기의 개념과 계면 분석), KAIST 제공

문제는 이렇게 얇은 반도체에 전기를 원활하게 넣기가 어렵다는 점이다. 금속 전극을 직접 붙이면 제조 과정에서 반도체가 손상되거나, 전자나 정공이 지나가기 어려운 장벽이 생길 수 있다. 아무리 빠른 고속도로를 만들어도 진입로가 막히면 자동차가 제대로 들어갈 수 없는 것과 같다. 

초박막 반도체에서는 ‘전기가 드나드는 입구’가 성능을 높이는 데 중요한 걸림돌이다. n형과 p형은 필요한 조건이 달라 각각에 맞는 전극을 따로 사용해야 한다.

연구팀은 이같은 문제를 이셀레늄화주석(SnSe2) 하나로 해결했다. 이셀레늄화주석은 주석(Sn)과 셀레늄(Se)으로 이루어진 얇은 층상 소재다. 다른 반도체와 강한 화학결합을 하는 대신 원자 사이의 약한 인력인 ‘반데르발스 힘’으로 포개지듯 맞닿기 때문에 원자 수준으로 얇은 반도체의 손상을 줄이면서 매끄러운 접촉면을 만들 수 있다.

특히 이셀레늄화주석은 연결되는 반도체에 따라 전자나 정공이 지나가기 좋은 길을 다르게 만들어준다. p형 이셀레늄화텅스텐(WSe2)에서는 높은 에너지 장벽을 넘어가지 않고 마치 터널을 통과하듯 지나가는 ‘밴드 간 터널링’이 일어나고, n형 이황화몰리브덴(MoS2)에서는 전기장을 이용해 전자가 지나가야 할 장벽을 얇게 만들어 터널링을 유도한다.

지금까지 n형과 p형에 각각 다른 전자의 진입로가 필요했다면 이셀레늄화주석 하나가 두 종류 모두에 맞는 ‘공용 진입로’ 역할을 하는 셈이다.

실제 성능도 크게 향상됐다. 이셀레늄화주석을 적용한 p형 WSe2 트랜지스터는 기존 니켈 전극을 사용한 소자보다 최대 구동 전류가 1000배 이상 증가​했다. 이는 트랜지스터를 켰을 때 흘려보낼 수 있는 최대 전류가 그만큼 크게 늘어났다는 의미다.

n형 MoS2 트랜지스터도 전류를 켜고 끄는 성능이 개선돼 ‘온·오프 전류비’가 10억 이상을 기록했다. 스위치를 켰을 때는 전기가 잘 흐르고, 껐을 때는 거의 흐르지 않도록 뚜렷하게 제어할 수 있다는 뜻이다.

연구진 사진. KAIST 제공

연구팀은 n형과 p형 트랜지스터를 결합한 실제 반도체 회로의 기본 구조인 ‘CMOS 인버터’도 제작해 반복적인 전기 신호에도 안정적으로 작동하는 것을 확인했다.

향후 대면적 제조와 집적 공정 기술이 더해지면 원자 수준으로 얇은 2차원 반도체를 아파트처럼 여러 층으로 쌓아 같은 공간에 더 많은 트랜지스터를 넣는 3차원 반도체로 발전시킬 수 있다. 같은 크기에서 더 많은 기능을 수행하면서 전력 소모는 줄이는 차세대 AI 반도체와 초저전력 전자기기 개발에 활용될 것으로 기대된다.

서준기 교수는 “이번 연구는 단층 2차원 반도체에서 전하가 드나드는 가장 까다로운 관문을 한 종류의 소재로 해결할 수 있음을 보여준 성과”라며 “향후 직접 성장과 대면적 공정 기술이 더해지면 저전력 2차원 CMOS 집적회로의 실용화를 앞당길 수 있을 것으로 기대한다”고 말했다.
 

[김민수 기자 reborn@donga.com]