반도체 종류 달라도 전기 잘 통하게…AI 반도체 더 작고 효율적으로

KAIST-연세대 등 공동연구진, 범용 전하주입기 개발

범용 반데르발스 터널링 주입기 연구 이미지(AI 생성·KAIST 제공) /뉴스1

(대전=뉴스1) 김종서 기자 = 더 작고 전기를 덜 쓰는 AI 반도체를 만들 수 있는 새로운 길이 열렸다.

한국과학기술원(KAIST)은 생명화학공학과 서준기 교수 연구팀이 연세대학교, 중국 베이징 계산과학연구센터, 한국과학기술연구원(KIST), 울산과학기술원(UNIST), 삼성전자 연구진과 공동으로 이셀레늄화주석(SnSe₂) 소재를 이용해 서로 다른 두 종류의 초박막 반도체에 모두 전기를 원활하게 공급할 수 있는 '범용 반데르발스 터널링 주입기'를 개발했다고 16일 밝혔다.

트랜지스터는 전기를 흐르게 하거나 막는 '초소형 스위치'다. 스마트폰부터 컴퓨터, AI 반도체까지 거의 모든 반도체 칩에는 수많은 트랜지스터가 들어간다.

트랜지스터는 크게 전자가 움직여 전기를 전달하는 'n형', 전자가 빠진 빈자리(정공)가 움직여 전기를 전달하는 'p형'으로 나뉜다. 실제 반도체 칩에서는 이 두 종류를 짝지어 사용해 전력 소모를 줄이면서 빠르게 작동하도록 하는데, 이를 상보형 금속산화물반도체(CMOS) 방식이라고 한다.

최근에는 반도체를 더 작게 만들고 전력 소모를 줄이기 위해 두께가 원자 몇 개 수준에 불과한 '2차원 반도체'가 주목받고 있다. 매우 얇아 여러 층으로 쌓을 수 있어 같은 공간에 더 많은 소자를 넣는데 유리하기 때문이다.

문제는 이렇게 얇은 반도체에 전기를 원활하게 넣기가 어렵다는 점이다. 기존처럼 금속 전극을 직접 붙이면 제조 과정에서 반도체가 손상되거나 전자나 정공이 지나가기 어려운 장벽이 생길 수 있다.

초박막 반도체에서는 이 '전기가 드나드는 입구'가 성능을 높이는데 중요한 걸림돌이었다. 게다가 n형과 p형은 필요한 조건이 달라 각각에 맞는 전극을 따로 사용해야 했다.

연구팀은 이 문제를 이셀레늄화주석 하나로 해결했다. 이셀레늄화주석은 주석(Sn)과 셀레늄(Se)으로 이루어진 얇은 층상 소재다. 다른 반도체와 강한 화학결합을 하는 대신 원자 사이의 약한 인력인 '반데르발스 힘'으로 포개지듯 맞닿기 때문에, 원자 수준으로 얇은 반도체의 손상을 줄이면서 매끄러운 접촉면을 만들 수 있다.

특히 이셀레늄화주석은 연결되는 반도체에 따라 전자나 정공이 지나가기 좋은 길을 다르게 만들어준다. p형 이셀레늄화텅스텐에서는 높은 에너지 장벽을 넘어가지 않고 마치 터널을 통과하듯 지나가는 '밴드 간 터널링'이 일어난다. n형 이황화몰리브덴(MoS₂)에서는 전기장을 이용해 전자가 지나가야 할 장벽을 얇게 만들어 터널링을 유도한다.

지금까지 n형과 p형에 각각 다른 진입로가 필요했다면, 이번에는 이셀레늄화주석 하나가 두 종류 모두에 맞는 공용 진입로 역할을 하는 셈이다.

실제 성능도 크게 향상됐다. 이셀레늄화주석을 적용한 p형 WSe2 트랜지스터는 기존 니켈 전극을 사용한 소자보다 최대 구동 전류가 1000배 이상 증가했다. 이는 트랜지스터를 켰을 때 흘려보낼 수 있는 최대 전류가 그만큼 크게 늘어났다는 의미다.

n형 MoS₂ 트랜지스터도 전류를 켜고 끄는 성능이 개선돼 '온·오프 전류비'가 10억 이상을 기록했다. 스위치를 켰을 때는 전기가 잘 흐르고, 껐을 때는 거의 흐르지 않도록 뚜렷하게 제어할 수 있다는 뜻이다.

연구팀은 n형과 p형 트랜지스터를 결합한 실제 반도체 회로의 기본 구조인 'CMOS 인버터'도 제작해 반복적인 전기 신호에도 안정적으로 작동하는 것을 확인했다.

이번 연구의 핵심은 n형과 p형에 각각 다른 전극을 사용하던 기존 방식에서 벗어나, 하나의 소재로 두 종류의 초박막 반도체 모두에 전기를 효과적으로 공급할 수 있음을 보여줬다는 점이다.

향후 같은 크기에서 더 많은 기능을 수행하면서 전력 소모는 줄이는 차세대 AI 반도체와 초저전력 전자기기 개발에 활용될 것으로 기대된다.

연구팀은 단층 반도체의 장점과 기존 공정의 성숙도를 결합한 저전력·고집적 3차원 로직 플랫폼으로의 발전을 목표로 후속 연구를 진행할 계획이다.

서 교수는 "이번 연구는 단층 2차원 반도체에서 전하가 드나드는 가장 까다로운 관문을 한 종류의 소재로 해결할 수 있음을 보여준 성과"라며 "향후 직접 성장과 대면적 공정 기술이 더해지면 저전력 2차원 CMOS 집적회로의 실용화를 앞당길 수 있을 것으로 기대한다"고 말했다.

KAIST 조한빈 박사과정생이 제1저자로, 연세대학교 고경민 교수와 KAIST 서 교수가 공동교신저자로 참여한 이번 연구는 국제학술지 '어드밴스드 머티리얼스(Advanced Materials)'에 온라인 게재됐다.

jongseo12@news1.kr