SK하이닉스, HBM '열과의 전쟁'…하이브리드 본딩·I-HBM으로 돌파

발열 문제 해소 방안 제시…하이브리드 본딩·I-HBM 개발 속도
차세대 패키징 기술, 인텔 EMIB 언급…양사 협력 주목

서울 강남구 코엑스에서 열린 제27회 반도체 대전(SEDEX 2025)을 찾은 관람객이 공개된 SK하이닉스 HBM4 실물을 살펴보고 있다. 2025.10.22 ⓒ 뉴스1 박지혜 기자

(서울=뉴스1) 정윤미 기자 = SK하이닉스가 고대역폭메모리(HBM)의 열 관리 문제를 해결하기 위한 차세대 기술로 '하이브리드 본딩'(Hybrid Bonding)과 'I-HBM' 기술을 제시했다. 특히 차세대 패키징 기술로 미국 인텔의 EMIB 기술을 언급, 협력 가능성을 시사했다는 평가가 나온다.

HBM은 현재 최대인 16단을 넘어 앞으로 20단 이상으로 적층하는 데 있어 '열 관리'가 걸림돌이 되고 있다. 인공지능(AI) 수요 확대로 더 많은 데이터를 저장하고 보다 빠르게 처리하기 위해서는 HBM을 고도화해야 하고 이 과정에서 발열과 전력 소모가 커지기 때문이다.

26일 업계에 따르면 SK하이닉스는 최근 미국 스탠퍼드대에서 열린 기술 콘퍼런스 '핫 칩스 2026'에서 HBM의 기술적 과제를 극복하는 방법으로 하이브리드 본딩과 I-HBM을 소개했다.

SK하이닉스는 처리해야 할 신호(대역폭)가 두 세대마다 거의 2배씩 늘면서 기존 공정·패키징 기술에 가해지는 열 부담이 2.2배에 달한다고 설명했다.

HBM은 D램 칩을 여러 장 수직으로 쌓아 올린 구조다. 실리콘관통전극(TSV)은 위아래로 쌓인 실리콘 칩 한가운데 미세한 구멍을 뚫고 그 구멍 속에 구리 같은 금속을 채워 만든 전극이다. 요컨대 TSV는 전기 신호와 전력이 좌우로 우회하지 않고 상하 수직으로 흐를 수 있도록 통로·배관 역할을 한다.

HBM 세대가 올라갈수록 대역폭이 늘어나면서 TSV 개수 자체가 계속 늘어나게 된다. TSV 개수가 늘면 당연히 차지하는 면적도 늘어나 결국 더 높고 얇고 촘촘하게 쌓을수록 열을 방출하기 어려운 구조적 한계에 직면하게 되는 것이다.

열을 제대로 빼내지 못하면 칩 온도가 올라가면서 스스로 속도를 낮추는 '스로틀링'(throttling·성능저하)이 발생한다. 이는 데이터 오류나 칩 수명 저하로도 이어질 수 있다. 특히 여러 층을 쌓아 올리는 HBM 구조에서는 위쪽으로 갈수록 열이 빠져나가기 어려워, 방열 문제가 곧 적층 수를 늘리는 데 걸림돌로 작용한다.

하이브리드 본딩…더 높게 쌓고 열저항 낮춘다

하이브리드 본딩은 칩과 칩을 미세한 피치(Pitch)로 직접 연결한 차세대 접합 기술이다. 피치는 TSV와 TSV 사이 간격을 말한다. 피치가 좁을수록 같은 면적에 더 많은 TSV를 촘촘히 박을 수 있다.

기존에는 칩과 칩 사이에 작은 금속 범프(돌기)를 놓고 그걸 녹여 붙이는 'MR-MUF' 방식이 사용됐다. 하이브리드 본딩은 범프 없이 구리 면과 구리 면을 직접 맞대 붙이는 방식이라 미세한 연결이 가능해 고단 적층과 열관리 측면에서 유리하다.

SK하이닉스는 하이브리드 본딩을 이용하면 △TSV 피치를 기존 약 30마이크로미터(㎛)에서 18㎛ 미만으로 줄이고 △칩 한 장(코어 다이·Core Die) 두께는 24%가량 더 두껍게 확보할 수 있으며 △적층 수가 늘어나더라도 열저항은 오히려 35% 낮아지는 효과가 있다고 분석했다. SK하이닉스는 하이브리드 본딩을 현재 20단 이상 적층을 위해 연구 중이며 HBM5 적용을 목표로 하고 있다.

I-HBM…HBM 내부 핫스폿 정밀하게 잡는다

하이브리드 본딩이 이같이 HBM의 구조 자체를 바꿔 열 문제를 해결하는 접근법이라면 I-HBM은 HBM 내부에서 열이 집중되는 특정 지점을 관리하는 기술이다. 이는 삼성전자의 HPB(Heat Path Block·구리방열블록) 기술이나 마이크론의 맨 아래 베이스다이(Base Die) 내부 회로 최적화 전략과 다르다.

I-HBM은 칩과 칩이 서로 신호를 주고받는 통로(D2D PHY) 근처 열이 많이 몰리는 지점(핫스폿)에 열은 잘 전달하되 전기는 통하지 않는 특수 소재를 내장해 그 지점만 열이 빠져나갈 수 있는 전용 통로를 만들어주는 원리다. SK하이닉스는 I-HBM을 통해 열저항을 30% 이상 추가로 낮출 수 있다고 설명했다.

한편, SK하이닉스는 2.5D HBM 패키징 기술을 공개하며 대만 TSMC의 CoWoS-L·R·S와 함께 미국 인텔의 EMIB를 나란히 언급해 업계의 주목을 받고 있다. EMIB는 칩 사이에 실리콘 브리지를 삽입해 연결하는 인텔의 첨단 패키징 기술이다.

2.5D HBM 패키징 시장은 그동안 TSMC 중심으로 돌아갔다. SK하이닉스가 차세대 HBM 패키징에서 활용 가능한 기술 중 하나로 인텔 EMIB를 제시해 두 회사의 협력 가능성을 보여준다는 관측이다. 이와 관련해 캐나다 IT 전문 매체 WCCFtech는 "인텔과 SK하이닉스가 메모리 분야에서 합작회사(JV)에 참여할 것이라는 관측이 있다는 점에서 주목할 필요가 있다"고 보도했다.

younme@news1.kr