송재혁 삼성전자 CTO "HBM5 미세공정 도입…1나노 한계 깰 것"

[컴퓨텍스 2026] 차세대 고대역폭메모리 'HBM5' 실물 모형 공개

송재혁 삼성전자 DS부문 최고기술책임자(CTO) 사장이 2일(현지시간) 대만 타이베이 컴퓨텍스 전시장에서 취재진 질문에 답하고 있다.2026.6.2 ⓒ 뉴스1 김민재 기자

(타이베이=뉴스1) 김민재 기자 = 삼성전자(005930)가 차세대 고대역폭메모리(HBM) 'HBM5'에 2나노미터(㎚) 파운드리 공정을 도입한다. 전용 열 관리 기술을 선제적으로 검증하며 인공지능(AI) 메모리 시장 주도권을 확보한다는 구상이다.

송재혁 삼성전자 디바이스솔루션(DS)부문 최고기술책임자(CTO) 사장은 2일(현지시간) 대만 타이베이 난강 전시관에서 열린 '컴퓨텍스 2026' 현장에서 기자들과 만나 이런 내용의 차세대 메모리 선점 계획을 밝혔다.

송 사장은 AI 시스템이 초고성능 구조로 진화하며 데이터 처리 효율과 열 관리 기술이 핵심 경쟁 요소로 부상했다고 짚었다. 메모리부터 파운드리, 로직, 패키징을 아우르는 '토탈 설루션'의 중요성을 강조했다.

삼성전자는 이번 전시에서 HBM5 목업(실물 모형)을 처음 공개했다. HBM5 베이스 다이(Base Die)에는 2나노 공정을 선제 적용해 전력 효율과 성능을 극대화한다.

구체적인 양산 일정은 고객사 수요에 맞춰 탄력적으로 조율하며 올해 말이나 내년 초 샘플 출하를 목표로 삼고 있다. 새로운 기술 도입 여부 역시 고객사 수요와 적응력을 최우선으로 고려해 결정한다.

발열 한계를 극복할 차세대 열 관리 기술 'HPB'(Heat Path Block) 기술도 선보였다. 물리 계층(PHY) 영역에서 발생하는 열을 효율적으로 분산하고 방출하는 구조다.

송 사장은 "삼성의 HBM5는 별도의 열전달 경로를 추가해 열 저항을 낮추고 동작 안정성을 높인 것이 강점"이라며 "향후 고대역폭·고집적 AI 환경에서 시스템 전반의 효율 향상에 중요한 역할을 할 것"이라고 설명했다.

삼성전자는 앞서 지난 5월 29일 샘플 출하를 시작한 HBM4E 제품에 해당 기술을 먼저 적용해 신뢰성 및 패키지 안정성 검증을 마쳤다.

행사장에는 엔비디아 차세대 칩 '베라 루빈' 시스템을 지원하는 메모리 포트폴리오도 전시됐다. 지난 2월 양산 출하한 HBM4를 비롯해 SOCAMM2, PM1763 등 AI 스토리지 설루션도 함께 선보였다.

송 사장은 1나노 이하 미세 공정의 물리적 한계 돌파를 주도하겠다고 말했다.

그는 "회사 내 모든 가용 자원을 쏟아부어 기술 1등을 달성하겠다는 절실함이 있다"며 "엔비디아를 포함한 글로벌 기업들과의 협력을 기반으로 차세대 메모리 기술 경쟁력을 지속 강화해 나갈 계획"이라고 강조했다.

minjae@news1.kr

<용어설명>

■ HBM
기판 위에 D램을 수직으로 쌓아 만든 3차원(3D) 형태의 차세대 D램이다. D램보다 데이터 전송 속도와 대역폭이 비약적으로 빠르고 넓으며, 전력 소비량은 현저히 적다. 고성능 컴퓨팅(HPC), AI 칩 등 고속 데이터 처리가 필요한 분야에 활용된다.

■ 베이스 다이
고대역폭 메모리(HBM) 가장 밑바닥에 위치해 그 위로 쌓은 메모리 칩들을 통제하고 데이터 입출력을 관리하는 핵심 기초 칩. GPU 등 메인 프로세서와 통신을 조율하는 두뇌 역할을 함