둥근 웨이퍼 대신 사각 패널… 더 많은 칩 만든다

램리서치 ‘패널 혁신 센터’ 가보니

지난 20일(현지 시각) 오스트리아 잘츠부르크에 있는 반도체 회사 램리서치의 연구동. 이곳에는 반도체 하면 흔히 떠올리는 둥근 모양의 웨이퍼(반도체를 만드는 얇은 판)는 보이지 않았다. 대신 반도체 제작 장비 안에는 작은 창문만 한 네모 모양 판이 여러 화학 용액에 들어갔다가 나오는 공정을 반복하고 있었다.

글로벌 반도체 장비 기업 램리서치는 이날 ‘패널 혁신 센터’ 문을 열고, 내부를 취재진에 공개했다. 이곳은 둥근 웨이퍼가 아니라 사각형 패널 위에서 반도체 패키징(후공정)을 진행하는 ‘패널 레벨 패키징(PLP)’ 장비와 공정을 연구하는 거점이다. 후공정은 웨이퍼 위에 회로를 만든 뒤 칩을 잘라내고 검사하고, 포장해서 실제 제품으로 쓸 수 있게 만드는 마지막 단계다.

글로벌 반도체 장비 기업 램리서치의 ‘패널 혁신 센터’에서 사각 패널이 화학·도금 등 공정을 거치고 있다. 이 센터에서는 원형 웨이퍼가 아닌 사각 패널에서 반도체 후공정을 진행하는 ‘패널 레벨 패키징’을 연구한다. /램리서치

램리서치가 그동안 사용하던 둥근 웨이퍼 대신 사각형 패널 장비와 공정을 연구하려는 것은 더 많은 칩을 한 번에 다루고, 재료 낭비를 줄이고, 패키징 효율을 높이기 위해서다. 아론 펠리스 램리서치 습식 장비 기술 시스템 부문 부사장은 “인공지능(AI)과 고성능 컴퓨팅 수요가 커지면서 패키지 구조가 점점 더 크고 복잡해지고 있다”며 “기존 원형 웨이퍼의 한계를 넘어 사각형 패널로 전환하면 같은 면적에서 더 많은 반도체를 생산할 수 있다”고 했다.

반도체의 기하학이 원에서 사각형으로 바뀌고 있다. AI 반도체 패키지가 커지면서 둥근 웨이퍼의 한계를 넘어, 더 넓고 촘촘하게 칩을 배치할 수 있는 사각 패널이 차세대 제조 방식으로 떠오르는 것이다.

◇웨이퍼, 원 대신 사각형

지금까지 반도체 제조와 패키징은 원형 웨이퍼를 기준으로 발전해왔다. 하지만 AI 반도체 하나에 그래픽처리장치(GPU), 고대역폭 메모리(HBM) 등 여러 칩이 들어가는 형태로 발전하고 크기가 커지면서, 원형 웨이퍼 가장자리에서 버려지는 면적이 늘게 됐다. PLP는 이 같은 문제를 해결하기 위해 네모난 판 위에서 반도체 패키징을 진행하는 것이다. 원형 접시 위에 네모난 도시락을 여러 개 올려놓으면 남는 공간이 생기지만, 사각 접시 위에는 더 촘촘하게 배치할 수 있는 원리다. 업계 표준으로 사용되는 지름 300㎜ 웨이퍼에는 대형 칩(84㎜×54㎜) 8개가 들어가는 반면, 비슷한 크기의 310㎜×310㎜ 패널에는 15개가 들어간다.

문제는 기술적으로 난도가 높다는 점이다. 원형과 달리 사각형은 가운데와 모서리에 화학액을 균일하게 입히는 작업이 어렵다. 패널 크기가 커질수록 휨 문제도 심각해진다. 한 번의 공정 오류가 더 큰 손실로 이어질 수도 있다. 램리서치는 혁신 센터를 통해 이 같은 난제를 양산 전에 검증하겠다는 구상이다. 고객사와 함께 실제 공정 환경과 같은 조건에서 조율하면서 수율(정상품 비율)과 균일도를 끌어올려 양산 단계까지 이어지도록 한다는 것이다.

◇생태계 구축은 과제

PLP가 본격적으로 확산하려면 생태계 구축이 전제 조건이다. 원형 웨이퍼를 사각 패널로 바꾸면 생산성을 높일 수 있지만, 장비·소재·고객사 모두 새로운 규격과 이에 맞는 공정 표준을 따라야 한다. 패널 규격이 제각각이면 장비와 소재, 검사 공정의 표준화도 늦어질 수밖에 없다. 펠리스 부사장은 “PLP 상용화는 단일 기업 노력만으로는 어렵고, 고객사, 소재 공급사, 장비 기업, 연구 기관 및 학계를 포함한 생태계 전반의 협력이 필수”라고 했다.

램리서치는 한국 기업과 협업 확대도 기대된다고 했다. AI 반도체 패키징은 GPU와 HBM을 한 기판 위에 촘촘히 연결하는 방향으로 진화하고 있어, 패키징의 역할이 갈수록 중요해지고 있다. 램리서치는 삼성전자·SK하이닉스 등 특정 고객과 구체적인 협력 내용은 공개하지 않았지만, 한국을 포함한 글로벌 고객사들과 이미 연구·개발과 검증 단계를 진행하고 있다고 했다.

☞패널 레벨 패키징(PLP)

원형 웨이퍼 대신 사각형 패널 위에서 반도체 패키징(후공정)을 진행하는 방식. 인공지능(AI) 시대에 반도체 칩의 크기가 커지면서 원형 웨이퍼의 가장자리가 버려지는 현상이 발생하고 있다. PLP는 사각형 패널 위에서 칩을 패키징해 손실을 최대한 줄여 생산성을 높이는 기술로 주목받는다.