최적화 AI 모델로 통신반도체 설계 시간 76%↓

왼쪽부터 윤희인 울산과학기술원(UNIST) 전기전자공학과 교수와 김성진 연구원. UNIST 제공

인공지능(AI)으로 통신용 반도체 회로 설계를 최적화해 설계에 소요되는 시간을 76% 단축할 수 있는 기술이 제시됐다.

울산과학기술원(UNIST)은 윤희인 전기전자공학과 교수팀이 송대건 경북대 교수팀과 함께 LC 전압제어 발진기(VCO) 회로 설계 이후 칩에 옮기는 물리적 레이아웃까지 자동 설계하는 AI 모델을 개발했다고 5일 밝혔다. 연구결과는 국제학술지 '전기전자공학자협회(IEEE) 집적회로 및 시스템 설계자동화'에 지난달 3일 공개됐다.

LC-VCO는 5세대이동통신(5G) 같은 고속 통신 시스템에서 주파수 신호를 만드는 반도체 회로다. 잡음(노이즈)과 전력 소모를 줄이려면 인덕터, 트랜지스터 크기 등의 변수를 조합해 회로를 설계해야 한다.

회로를 실제 칩 안으로 옮기는 레이아웃 단계에서 배선 굵기와 소자 배치에 따라 발생하는 의도치 않은 저항과 잡음 발생 등 부작용인 '기생 효과'가 발생하기도 한다. 이 때문에 처음 설계한 조합이 레이아웃 구성 중에 깨지기 쉽다는 문제가 있다.

연구팀은 회로 설계와 레이아웃 설계를 통합해 최적화하는 AI 모델을 개발했다. 회로 설계 단계에서는 강화학습을 적용해 설계 변수를 바꾸며 목표 주파수와 성능을 만족하는 조합을 찾고, 칩 구조가 결정되는 레이아웃 단계에서는 경사하강법을 이용해 배선 폭과 물리적 설계 변수를 반복 보정한다.

강화학습은 AI가 시행착오를 거치며 보상을 최대화하는 방향으로 학습하도록 하는 기법이고 경사하강법은 기존 상태에서 값을 수정하며 오차(손실)을 최소화하는 최적화 기법이다.

연구팀은 "회로도 설계와 물리적 배치를 개별적으로 최적화하던 기존 방식을 AI가 통합 관리하도록 한 기술"이라고 설명했다.

설계 시간이 가장 많이 필요한 인덕터는 딥러닝 기반 예측으로 전체 설계 시간을 크게 줄였다. 전류 변화량에 따라 전압을 유도하는 부품이다. 특히 반복적인 전자기 시뮬레이션이 필요했던 기존 작업을 몇 밀리초(ms, 1000분의 1초) 만에 완료하는 데 성공했다.

테스트 결과 개발된 AI 모델은 기존 자동 설계 방식에서 119시간 소요된 작업을 단 28.5시간 만에 완료했다. 완성품의 성능지수도 기존 연구 대비 우수했다.

공정 특성이 바뀌어도 학습 내용을 바탕으로 설계를 이어나갈 수 있다. 회로 선폭 65나노미터(nm, 10억분의 1m) 공정으로 학습한 AI가 40nm, 28nm 공정에서도 처음 학습에 필요했던 데이터의 약 10%만 추가 활용해 설계를 수행한다. 연구팀은 이번 연구성과를 아날로그·무선주파수(RF) 회로 설계 자동화까지 기술을 확장할 계획이다.

연구팀은 "5G·6G 통신과 AI 칩의 핵심 부품인 주파수 생성 회로의 성능은 높이면서 설계 비용은 크게 낮출 수 있다"며 "중장기적으로 반도체 설계 인력 부족 문제를 해결하고 차세대 공정으로의 전환 속도를 획기적으로 앞당길 수 있는 도구"라고 밝혔다.

<참고 자료>
- doi.org/10.1109/TCAD.2026.3680789

[이병구 기자 2bottle9@donga.com]