카이스트, 차세대 메모리 한계 넘을 ‘스마트 출입문’ 기술 개발

조병진 카이스트 전기및전자공학부 교수 연구진이 머리카락보다 얇은 반도체 층에 새로운 소재를 적용해, 전자의 이동을 상황에 따라 선택적으로 제어하는 ‘스마트 출입문’ 구조를 구현했다./카이스트

국제 연구진이 차세대 반도체의 저장 용량과 성능 한계를 넘어설 수 있는 새로운 기술을 선보였다. 반도체 내부에서 전자의 이동을 상황에 맞게 조절하는 이른바 ‘스마트 출입문’ 구조를 구현해, 초고용량 메모리 기술의 경쟁력을 한층 끌어올릴 수 있을 것으로 기대된다.

카이스트는 조병진 전기및전자공학부 교수 연구진이 신소재를 활용해 반도체 소자 내 전자 흐름을 정밀하게 제어하는 기술을 개발했다고 20일 밝혔다. 이번 연구는 지난 12월 국제전자소자학회(IEDM)에서 발표됐으며, 삼성전자가 주최한 제32회 삼성휴먼테크논문대상에서 대학 부문 전체 1위인 대상을 받았다.

3D V-낸드(3D V-NAND) 메모리는 데이터를 저장하는 셀을 평면이 아닌 수직 방향으로 층층이 쌓아 저장 용량을 높인 구조다. 스마트폰과 SSD 등에 쓰이는 낸드플래시 메모리는 전원이 꺼져도 데이터를 유지할 수 있어 대표적인 비휘발성 메모리로 꼽힌다.

하지만 기존 낸드플래시는 데이터를 쓰고 지우는 과정에서 속도가 떨어지고, 반복 사용에 따라 성능이 저하되는 문제가 꾸준히 지적돼 왔다.

연구진은 이러한 문제를 해결하기 위해 ‘붕소 산질화물(BON)’이라는 새로운 소재를 적용했다. BON을 적용한 소자는 데이터 삭제 속도가 기존보다 최대 23배 향상됐고, 수만 차례 반복 구동 이후에도 성능 저하가 거의 나타나지 않았다.

연구진은 이를 바탕으로 하나의 메모리 셀에 5비트를 저장하는 펜타 레벨 셀(PLC) 환경에서 32개의 미세한 전압 상태를 보다 정교하게 구분하는 데 성공했다. 그 결과 소자 간 데이터 분포를 기존보다 3배 이상 정밀하게 제어할 수 있었다. PLC는 저장 효율이 뛰어난 대신 높은 정밀도와 신뢰성이 필수적인 기술로 알려져 있다.

조병진 교수는 “이번 연구는 차세대 초고용량 메모리 제조 공정에 직접 적용할 수 있는 독창적인 기술”이라며 “대한민국이 반도체 분야에서 기술 초격차를 유지하는 데 큰 역할을 할 것으로 기대한다”고 말했다.

참고 자료

IEDM(2025), DOI: https://doi.org/10.1109/IEDM50572.2025.11353681

- Copyright ⓒ 조선비즈 & Chosun.com -