삼성전자, HBM4 세계 첫 양산…엔비디아 공급 뚫었다

HBM3E 설욕전…AI 메모리 주도권 탈환 시동
엔비디아 기준 상회…최선단 1c 공정 승부수
HBM 매출 3배 전망…평택 증설로 물량 확대

삼성전자가 2025년 10월 23일 서울 강남구 코엑스에서 열린 제27회 반도체 대전(SEDEX 2025)에서 HBM4를 관람객에게 선보이고 있다./사진=이명근 기자 qwe123@

삼성전자가 차세대 고대역폭 메모리(HBM) 'HBM4'를 세계 최초로 양산 출하하며 엔비디아 공급을 처음으로 뚫었다. HBM3E에서 주도권을 내준 뒤 절치부심해 온 삼성전자가 최선단 공정을 전면 도입하며 AI 메모리 시장 반격에 나선 것이다.

글로벌 시장조사업체들은 올해 HBM4 시장에서 삼성전자가 약 28~30% 수준의 점유율을 확보할 것으로 보고 있다. HBM3E에서 밀렸던 흐름을 일부 되돌리며 반등의 출발선에 섰다는 평가다. 업계 안팎에서는 이번 양산을 계기로 성장 기울기가 한층 가팔라질 수 있다는 기대도 커지고 있다.

특히 엔비디아가 차세대 AI 가속기에서 요구 성능을 단계적으로 상향하는 과정에서도 재설계 없이 대응해 왔다는 점은 의미가 크다. 기존 구조를 유지한 채 공정 고도화와 설계 최적화만으로 속도와 대역폭을 끌어올린 것은 기술 안정성과 확장성을 동시에 입증한 사례로 해석된다. 일각선 "초격차 회복의 신호탄"이라는 진단도 나온다.

엔비디아 요구 속도 돌파…최대 13Gbps 구현

당초 업계 안팎에서는 2월 셋째 주 양산 출하가 유력하다는 전망이 우세했다. 그러나 실제 출하 시점은 예상보다 약 일주일 앞당겨졌다. 일각에서는 최근 마이크론이 HBM4 고객사 출하 개시를 공식화한 점을 의식한 결정 아니냐는 해석도 나온다. 마이크론은 11일(현지시각) 컨퍼런스콜에서 "HBM4 대량 생산에 박차를 가하고 있으며 이미 고객사 출하를 시작했다"고 밝히며 공급망 탈락설을 정면 반박했다.

삼성전자와 SK하이닉스가 HBM4 시장에서 양강 구도를 형성할 것이라는 관측이 확산하는 가운데 마이크론까지 가세하면서 경쟁은 한층 치열해지는 흐름이다. 다만 공정 세대에서는 차이가 뚜렷하다. 삼성전자는 HBM4에 6세대 10나노급 D램(1c)을 적용했다. SK하이닉스와 마이크론은 5세대 10나노급(1b) 공정을 기반으로 하고 있다.

삼성전자는 HBM4 개발 초기부터 국제 반도체 표준기구인 JEDEC 기준을 웃도는 성능을 목표로 삼았다. 이번 제품에는 10나노급 6세대 D램과 파운드리 4나노 공정을 선제 적용했다. 기존에 검증된 공정을 우선 적용하던 관행을 깨고 최선단 기술을 양산 초기부터 투입한 것이다. 재설계 없이 안정적인 수율을 확보하면서 업계 최고 수준의 성능을 동시에 끌어올렸다는 설명이다.

황상준 삼성전자 메모리개발담당 부사장은 "공정 경쟁력과 설계 최적화를 통해 성능 확장 여력을 충분히 확보했고 고객의 성능 상향 요구를 적기에 충족할 수 있었다"고 말했다.

이번 HBM4는 JEDEC 표준 속도 8Gbps를 약 46% 웃도는 11.7Gbps의 동작 속도를 안정적으로 구현했다. 최대 13Gbps까지 구현이 가능하다. 이는 엔비디아가 요구한 11Gbps 이상 성능을 상회하는 수준이다.

단일 스택 기준 총 메모리 대역폭은 최대 3.3TB/s로 전작 대비 약 2.7배 확대됐다. 고객사 요구 수준인 3.0TB/s를 넘어서는 수치다. 12단 적층으로 24GB에서 36GB 용량을 구현했고 16단 적층을 적용하면 최대 48GB까지 확장할 수 있다. AI 모델이 대형화될수록 늘어나는 연산 데이터와 메모리 수요를 동시에 감당하겠다는 전략이다.

삼성전자 HBM4 제품 사진./사진=삼성전자

"IDM 체제 강점…하반기 HBM4E 샘플 출하"

성능을 끌어올린 만큼 전력 효율과 발열 제어도 핵심 과제로 떠올랐다. 삼성전자는 HBM4의 I/O 핀 수를 1024개에서 2048개로 2배 확대했다. 데이터 전송 I/O 핀은 GPU와 메모리 사이에서 데이터를 주고받는 통로다. 통로가 많을수록 처리량은 늘어나지만 전력 소모와 열 발생도 증가한다.

성능을 끌어올린 만큼 전력 관리가 핵심 과제가 됐다. 이에 적층된 D램을 수직으로 연결하는 TSV 통로의 구동 전압을 1.1V에서 0.75V로 낮췄다. 그 결과 TSV 구동 전력을 약 50% 절감했다.

칩 내부에 전력을 고르게 공급하는 전력 분배 구조도 개선했다. 에너지 효율은 전 세대 대비 약 40% 향상됐다. 열 저항은 10% 낮췄고 방열 성능은 30% 끌어올렸다. 대규모 데이터센터 환경에서도 안정적으로 작동하도록 설계했다는 설명이다.

삼성전자는 설계부터 생산, 패키징까지 아우르는 종합 반도체 기업이다. 메모리 설계와 파운드리 공정을 유기적으로 연계해 제품을 개발한다. 설계 단계에서부터 제조 공정을 함께 최적화해 품질과 수율을 동시에 확보했다는 설명이다. 첨단 패키징 기술도 내부에 갖춰 공급망 불확실성을 줄이고 생산 리드타임을 단축할 수 있다는 점을 강점으로 내세웠다.

글로벌 GPU 기업뿐 아니라 자체 AI 칩을 설계하는 대형 데이터센터 기업들로부터도 협력 요청이 이어지고 있다. 이들 기업은 자사 서버 구조에 맞춘 반도체를 직접 설계하는 곳들이다. 

삼성전자는 올해 HBM 매출이 2025년 대비 3배 이상 늘어날 것으로 보고 HBM4 생산 능력을 선제 확대하고 있다. 평택사업장 2단지 5라인은 2028년부터 HBM의 핵심 생산 거점으로 가동될 예정이다.

올 하반기에는 성능을 더욱 끌어올린 HBM4E 샘플을 출하한다. 내년부터는 고객 요구에 맞춰 사양을 조정한 맞춤형 HBM도 순차 공급할 계획이다.

업계 관계자는 "초격차 기술 회복 흐름이 이어지는 가운데 하반기 HBM4E와 내년 맞춤형 HBM까지 본격화되면 성장세는 더욱 가팔라질 수 있다"며 "HBM4에서 확보한 1c 공정 기반 수율과 공급 안정성이 차세대 고부가 제품 확대의 토대가 될 것"이라고 말했다.

 

강민경 (klk707@bizwatch.co.kr)

ⓒ비즈니스워치의 소중한 저작물입니다. 무단전재와 재배포를 금합니다.