GPU 위에 HBM…‘HBM 2.0’ 청사진 밝힌 삼성

국내 반도체 투톱, 기술 한계 극복 천명
삼성전자 ‘코옵티마이제이션 플랜’ 전략 공개
메모리·파운드리·패키지 ‘통합 역량’ 강조
SK하이닉스, ‘테크 플랫폼’도입으로 시너지
기술 변곡점 대응…구조·물질 혁신 강조

송재혁 삼성전자 디바이스솔루션(DS) 부문 최고기술책임자(CTO)가 11일 ‘세미콘 코리아 2026’ 기조연설을 통해 zHBM 기술에 대해 소개하고 있다. 박지영 기자

6세대 고대역폭메모리인 HBM4를 세계 최초 양산 출하를 앞두고 AI(인공지능) 반도체 기술력에서 자신감을 되찾은 삼성전자가 기존 HBM(고대역폭메모리)을 다변화한 제품을 소개하며 경쟁력 회복을 공식 선언했다.

송재혁 삼성전자 최고기술책임자(CTO) 사장은 11일 서울 강남구 코엑스에서 열린 ‘세미콘코리아 2026’의 기조연설을 통해 차세대 제품으로 준비 중인 c(커스텀)HBM, zHBM을 소개했다.

cHBM은 고객사 맞춤형 HBM이다. 송 사장은 “다이투다이 인터페이스 IP를 선도적으로 도입해 더 많은 대역폭을 확보할 수 있는 커스텀 HBM을 준비하고 있다”며 “I/O(핀수, 데이터가 드나드는 통로) 개수는 줄이면서도 전력소모는 반으로 줄일 수 있는 실험 결과들을 확보하고 있다”고 말했다.

이어 “여기서 한단계 더 나아가 그래픽처리장치(GPU)가 담당하는 일정 포션을 베이스다이가 담당하게 하는 ‘삼성 커스텀 HBM’도 생각 중”이라며 “이는 커스텀 HBM과 동일한 전력 소모로 2.8배의 퍼포먼스를 낼 수 있도록 개발 중”이라고 강조했다.

또 중앙처리장치(CPU), 그래픽처리장치(GPU)와 같은 계산용 칩에 HBM을 3D 기술로 수직(z축) 적층하는 zHBM 기술도 선보였다. 지금의 HBM은 데이터를 연산하는 GPU 옆에 배치되고 있지만, zHBM은 GPU 바로 위에 HBM을 올리는 구조다. GPU와 HBM 사이의 거리가 획기적으로 줄어들고, 칩 크기도 작아져 데이터 전송 속도가 HBM4 대비 4배 빨라지고 필요 전력은 4분의 1로 감소한다.

송 사장은 “zHBM은 피지컬 AI 시대에 필요한 대역폭이나 전력 효율 등에서 다시 한번 큰 혁신을 이룰 것으로 기대된다”고 강조했다.

삼성전자는 차세대 HBM 개발을 위한 ‘하이브리드 코퍼 본딩’(HCB, Hybrid Copper Bonding) 기술 도입 계획도 밝혔다. HCB는 칩과 칩을 범프(돌기) 없이 직접 접합하는 기술로, 차세대 패키징의 핵심으로 꼽힌다. 칩 두께를 얇게 하고 칩 간 거리를 줄여 데이터 교환 속도를 획기적으로 높이고 전력 효율성을 개선할 수 있다.

송 사장은 “HBM 12단, 16단에서 HCB 기술 적용을 통해 기존 열압착(TCB) 방식보다 열저항을 20% 이상, 베이스다이 온도를 11% 이상 줄일 수 있음을 확인했다”고 말했다.

또 삼성전자는 자사 반도체만의 시너지 공동 최적화(코옵티마이제이션)도 보여줄 계획이라고 밝혔다. 삼성전자가 파운드리(반도체 위탁생산)과 메모리, 패키지 기술 등을 모두 보유한 유일한 기업이기 때문이다.

삼성전자는 D램·낸드·로직 등 디바이스와 본딩 기술 모두에서 3D 기술을 적용한 후 이를 다시 쌓는 방식으로 하나의 칩렛을 구현할 예정이다. 여기에 패키지 기술력을 더해 AI 고객들이 요구하는 성능과 전력 효율을 만족시킨다는 방침이다.

실제로 삼성전자는 전송 속도를 두 배로 늘리면서도 전력 효율을 개선하기 위해 HBM4 개발에 파운드리 로직 기술과 설계를 적용했다. 기존 D램 공정에 쓰이던 ‘평면형(planar)’ 트랜지스터 기반의 베이스다이에 파운드리 핀펫 공정을 적용해 전력 효율을 40% 향상하고 열 저항을 10% 개선했다.

또 송 사장은 발표 전 취재진과 만나 “세계에서 가장 좋은 기술력으로 대응했던 삼성의 원래 모습을 보여주는 것”이라며 6세대 고대역폭메모리인 HBM4 성능에 대해 자신감을 드러냈다. 이어 “HBM4에 대한 고객사 피드백이 매우 만족스럽다”라고도 강조했다. 송 사장은 “HBM4는 사실상 기술에 있어서는 최고”라며 “차세대 HBM4E, HBM5에서도 업계 1위가 될 수 있도록 기술을 준비하고 있다”고 말했다.

한편, 이성훈 SK하이닉스 R&D 공정 담당 부사장도 이 행사에서 ‘변곡점의 도래: 메모리 기술의 미래를 향한 혁신 주도’를 주제로 기조연설을 진행했다. 이 부사장은 “현재 메모리 업계에서 D램은 10나노미터(nm)급 초미세 공정 진입과 낸드의 초고적층 경쟁으로 인해 기술 난이도가 급격히 상승하고 있다”고 분석했다.

SK하이닉스는 개발주기를 유지하기 위해 한 세대 제품에만 적용하는 것이 아니라 여러 세대에 걸쳐 적용할 수 있는 기술적인 툴인 테크 플랫폼을 도입했다.

이 부사장은 “테크 플랫폼을 도입하기 시작하니 테크 로드를 파트너들과 공유할 수 있었고, 어떤 소재가 필요한지, 어떤 장비가 필요한지, 한계가 무엇인지 논의하기 시작하니 하이닉스 기술 로드맵과 파트너사들의 로드맵이 일치하기 시작했고 시너지를 내기 시작했다”고 말했다.

박지영 기자