송재혁 삼성전자 CTO “AI 워크로드 폭증…메모리·패키지·아키텍처 과제” [세미콘 코리아 2026]

‘세미콘 코리아 2026’ 기조연설
“HBM·웨이퍼 적층 등 차세대 기술 준비”

송재혁 삼성전자 DS부문 최고기술책임자(CTO)는 11일 서울 코엑스에서 열린 ‘세미콘 코리아 2026’ 기조연설을 하고 있다.(손희정 기자 sonhj1220@)

송재혁 삼성전자 DS부문 최고기술책임자(CTO)는 11일 서울 코엑스에서 열린 ‘세미콘 코리아 2026’에서 ‘제타플롭스(ZFLOPS) 시대를 넘어, 다음 단계는?’를 주제로 기조연설을 했다. 송 CTO는 “AI는 이미 우리 일상 곳곳에 들어와 있으며, 향후 데이터센터 워크로드와 메모리 요구량은 지금보다 훨씬 빠르게 증가할 것”이라고 말했다.

그는 “과거 기술이 5000만 명의 사용자를 확보하는 데 수십 년이 걸렸다면, AI는 1년도 채 되지 않는 시간 안에 확산됐다”며 “이는 AI가 지금까지 등장한 기술 가운데 가장 강력한 IT 도구로 자리 잡았다는 것을 보여준다”고 밝혔다.

AI 확산에 따른 연산 구조 변화도 언급했다. 송 CTO는 “현재 데이터센터 워크로드의 상당 부분은 여전히 기존 AI 학습과 추론에 집중돼 있지만, 향후 피지컬 AI로 발전하는 과정에서 연산량과 메모리 트래픽은 기하급수적으로 늘어날 것”이라며 “이 과정에서 메모리 대역폭 격차는 AI 시스템 확장의 주요한 제약 요인이 될 수 있다”고 말했다.

송 CTO는 AI 시대를 대비한 삼성전자의 기술 준비 상황도 소개했다. 그는 “삼성은 로직, 메모리, 패키지 기술을 각각 고도화하는 동시에 이들 간 시너지를 극대화하는 방향으로 기술을 준비하고 있다”며 “디바이스 수준의 혁신뿐 아니라 패키지와 설계 영역에서의 혁신이 동시에 필요하다”고 설명했다.

특히 반도체 미세화 한계와 관련해 “전통적인 스케일링은 2020년 이후 점차 어려움이 드러나고 있다”며 “삼성은 로직에서 GAA(Gate-All-Around) 구조를 도입했고, 메모리와 패키지 영역에서도 3차원 구조를 통해 성능과 전력 효율을 동시에 개선하는 기술을 개발하고 있다”고 밝혔다.

HBM과 관련해서는 “HBM 시스템에서는 열 제어가 매우 중요한 요소”라며 “삼성은 적층 수 증가에 대응하기 위해 새로운 구조와 패키지 기술을 준비하고 있으며, 실제 실험에서 열 저항과 온도 특성을 개선한 결과를 확보했다”고 말했다.

송 CTO는 “AI 수요가 확대될수록 고객이 요구하는 것은 단순한 성능 향상이 아니라 전력 효율과 시스템 수준의 최적화”라며 “삼성은 커스텀 HBM과 아키텍처 설계를 통해 이러한 요구에 대응하고 있다”고 밝혔다.

이어 “웨이퍼 단위 적층과 인터페이스 혁신, 광 기반 통신 기술 등 차세대 기술도 함께 준비하고 있다”며 “이러한 기술들은 AI 시스템 확장을 위한 기반이 될 것”이라고 말했다.

마지막으로 송 CTO는 “삼성이 추구하는 방향은 고객 가치를 극대화하는 것”이라며 “디바이스, 공정, 패키지, 설계 전반에서 내부 시너지를 강화하고, 협력사와의 긴밀한 협업을 통해 AI 시대에 요구되는 기술을 안정적으로 제공하겠다”고 말했다.