포스텍 학부생 논문, 반도체 신뢰성 ‘최고 권위’ 학회 구두발표 채택

반도체공학과 이병훈 교수 연구팀, 고유전 절연막 고장 ‘사전 예측’ 기술 개발

포스텍 반도체공학과 이병훈 교수와 조재민·홍준영 학생(왼쪽부터). 포스텍 제공

포항=박천학 기자

포스텍 반도체공학과 학부생들이 제1저자로 참여한 연구가 반도체 신뢰성 분야 최고 권위 학회인 ‘IRPS 2026’ 구두발표 논문으로 채택됐다. 학부생 주도 연구가 선정된 것은 이례적으로, 이 대학은 글로벌 연구·교육 경쟁력을 국제적으로 다시 한번 입증했다.

23일 포스텍에 따르면 최근 반도체공학과 이병훈 교수 연구팀(학부생 홍준영·조재민)이 반도체가 완전히 망가지기 전에 어디서 고장이 날지 미리 짚어낼 수 있는 새로운 분석 기술을 개발했다. 이는 반도체 소자의 신뢰성을 사전에 확인할 수 있는 길을 연 연구로 평가된다.

반도체가 점점 작아지고 복잡해질수록, 내부 절연막의 작은 결함 하나가 치명적인 고장으로 이어질 수 있다. 특히 고유전율 절연막은 필수 소재로 쓰이고 있지만, 랜덤하게 발생하는 결함 때문에 언제, 어디서 고장이 날지 예측하기 어렵다는 한계가 있었다. 기존 기술은 대부분 소자가 거의 파괴된 뒤에야 결함의 위치를 확인할 수 있었다.

연구팀은 레이저를 활용해 절연막 내부의 누설 전류 분포를 정밀하게 들여다보는 ‘레이저 유도 누설 전류 매핑(Laser-Induced Leakage-Current Mapping)’ 기법을 제안했다. 이 방법을 활용하면 소자가 정상적으로 작동하는 초기 단계에서도 향후 고장으로 이어질 가능성이 높은 ‘취약 지점’을 미리 찾아낼 수 있다.

실험 결과, 초기에 확인된 취약 지점은 이후 전기적 스트레스를 가했을 때 실제 절연막이 파괴되는 위치와 일치했다. 연구팀은 전계(electric field) 강도와 스트레스 시간에 따른 변화를 분석해, 랜덤하게 발생한 결함이 시간이 지나며 고장으로 발전하는 과정을 정량적으로 규명했다.

논문 1저자인 홍준영 학생은 “소자가 완전히 파괴되기 전 단계에서 고장 가능 지점을 시각적으로 확인할 수 있다는 점이 가장 큰 성과”라며 “다양한 소자 구조와 소재로 확장해 실용성을 높이고 싶다”라고 말했다. 공동 1저자인 조재민 학생은 “명확히 규명되지 않았던 저전계 스트레스 메커니즘을 밝힐 수 있는 원천기술이 될 수 있을 것”이라고 밝혔다.

이들 학생은 현재 반도체공학과 3+3 학사·석박사 연계 집중교육과정을 이수 중이며, 학부과정을 3년 만에 마치고 내년부터 석박사 통합과정에 진학할 예정이다.

교신저자인 이병훈 교수는 “학부생 연구가 국제학회에서 구두발표로 선정될 만큼 높은 완성도를 갖췄다는 점에서 의미가 크다”고 평가했다.

한편, 삼성전자의 지원을 받아 수행된 이번 연구는 내년 3월 22~26일까지 미국 애리조나주 투손에서 진행되는 ‘IRPS 2026’에서 발표될 예정이다.

박천학 기자