10나노급 D램 개발 주도…장성진 와이씨 사장 '해동기술상'

전 삼성전자 메모리사업부 부사장
1y D램으로 차세대 메모리 양산
젊은공학인상 채주형 교수 등 수상

[이데일리 공지유 기자] 삼성전자에서 세계 최초 10나노급 D램 개발을 주도한 장성진 와이씨(YC) 대표이사 사장이 대한전자공학회가 수여하는 ‘제35회 해동기술상’을 수상한다.

장성진 ㈜YC 대표이사 사장.(사진=대한전자공학회)

해동기술상은 해동과학문화재단을 설립한 고(故) 김정식 대덕전자 회장이 전자공학 분야의 학문과 기술 발전에 큰 업적을 쌓은 인재들에게 수여하기 위해 제정한 상이다. 국내 전자·정보·통신 분야의 권위 있는 상으로 인정받고 있다.

올해 해동기술상에는 장성진 ㈜YC 대표이사 사장이, 해동젊은공학인상에는 학계에서 채주형 광운대 교수가, 산업계에서 김성진 스카이칩스 팀장이 각각 선정됐다.

장성진 사장은 삼성전자 메모리사업부 부사장 출신이다. 약 25년간 삼성전자에서 일하며 세계 최초 10나노급 D램 개발을 주도하며 한국 반도체 기술 경쟁력을 세계 최고 수준으로 이끌었다. 특히 극자외선(EUV) 없이 생산성을 30% 높인 10나노급(1y) D램 양산으로 DDR5, 고대역폭메모리(HBM)인 HBM3 등 차세대 프리미엄 D램 전 라인업의 적기 양산을 가능하게 했다.

또 로직과 HBM을 실리콘 인터포저 위에 배치하는 이종 집적화 패키지 기술 ‘I-Cube4’를 개발해 인공지능(AI) 및 고성능 컴퓨팅(HPC) 시장 대응을 위한 시스템 성능 혁신에 기여했다. 현재는 ㈜YC의 대표이사로서 메모리 검사 장비 분야에서 반도체 산업의 지속적인 성장에 기여하고 있다.

채주형 교수는 GDDR7향 3레벨 펄스 진폭 변조(PAM-3) 저전력 데이터 인코딩 기술을 세계 최초로 개발했다. 칩렛 구성을 위한 세계 최고 수준의 다이 투 다이(D2D) 인터페이스 및 크로스톡 노이즈 저감 기술 등을 개발하며 고속 인터페이스 및 시스템 반도체 성능 혁신에 기여했다.

김성진 팀장은 저전력 무선통신 시스템온칩(SoC)의 핵심인 위상동기루프(PLL·Phase Locked Loop) 분야에 집중하며 국내 팹리스 산업의 글로벌 경쟁력 강화에 기여했다.

시상식은 12일 오후 6시 서울 강남구 그랜드인터컨티넨탈 서울 파르나스 호텔에서 개최될 예정이다.

공지유 (noticed@edaily.co.kr)