D램설계 난제 풀었다…삼성전자, 메모리시장 주도권 되찾을까 [팩토리 팝콘]

중앙배선층 설계 변경
적은 면적에도 발열 낮춰
D램 생산수율 60% 증가

삼성전자의 12나노급 LPDDR5X D램 [사진 = 삼성전자]

삼성전자가 그동안 발목을 잡았던 ‘D램’ 설계상의 난제를 해결한 것으로 알려졌다. 이로써 삼성전자는 D램의 성능과 수율을 동시에 끌어올릴 수 있게 됐다. 이를 바탕으로 삼성전자가 메모리 반도체 시장에서 다시 주도권을 되찾을 수 있을지 주목된다.

23일 복수의 반도체 업계 관계자들에 따르면 삼성전자는 최근 D램을 구성하는 핵심 요소 가운데 하나인 ‘중앙 배선층’ 설계를 바꾸는 데 성공했다. 중앙 배선층은 D랩 내에서 전력과 클럭·제어 신호를 주변에 위치한 셀 어레이로 고속·균일하게 분배하는 핵심 배선 구조다.

그동안 삼성전자는 이 중앙 배선층의 폭과 면적을 좁히는 데 어려움을 겪고 있었다. D랩에 11나노급 공정이 적용되기 시작하는 등 공정 미세화 경쟁이 치열해지고 있다. 이럴수록 중앙 배선층 역시 배선을 더 촘촘히 깔아서 더 많은 신호가 오갈 수 있도록 해야 한다.

업계 관계자는 “칩에서 중앙 배선층이 차지하는 면적이 넓으면 셀 배치가 지나치게 빡빡해진다”며 “이로 인해 수율도 떨어지고 만족할 만한 성능도 나오기 어렵다”고 설명했다.

삼성전자는 중앙 배선층 설계를 바꾸기 위해 지난해 하반기 외부의 반도체 설계 전문가들을 영입·채용했고 이들의 노하우를 활용해 이른 시간 안에 중앙 배선층 설계를 일신했다. 그 결과, 기존보다 적은 면적을 차지하면서도 발열은 적고 전력과 정보 전달은 원활한 D램 구조를 만드는 데 성공했다.

지난 4월 8일 서울 서초구 삼성전자 서초사옥 앞에 벚꽃이 활짝 만개한 모습. [김호영 기자]

이 같은 성과를 바탕으로 삼성전자는 D램 생산 수율을 60% 이상으로 훌쩍 높이는 성과를 거뒀다. 삼성전자는 새로운 설계를 도입한 D램을 본격적으로 양산하기 전까지 수율을 더 높이기 위한 연구에 착수하는 한편 고객사들과 협력해 실제 제품화했을 때 발생하는 문제는 없는지 등의 테스트도 병행하고 있는 것으로 알려졌다.

삼성전자는 새로운 설계를 6세대 D램인 1c D램에 적용할 예정이다. 또 이렇게 생산한 D램을 이르면 하반기부터 생산 예정인 HBM4에 사용할 전망이다.

업계에서는 이번 설계 변경 성공이 삼성전자가 메모리 반도체 시장에서 주도적인 지위를 회복하는 데 도움이 될 것으로 내다보고 있다.

반도체 업계 관계자는 “삼성전자가 지난 몇 년간 수차례 판단 착오로 벌어졌던 기술적 격차를 메울 기회를 잡았다”며 “삼성전자는 이번 기회를 놓치려 하지 않을 것”이라고 말했다. 그는 “다만 이를 위해선 1c D램과 HBM4의 양산을 빨리 앞당겨야 한다”며 “엔비디아 등 글로벌 테크 기업들의 신뢰를 되찾는 작업도 서둘러야할 것”이라고 덧붙였다.