AI시대 이끌 ‘차세대 HBM 로드맵 기술 발표회’ 개최

한국 반도체산업 기술 주도권 확보·경쟁력 강화 비전 공유 차원
HBM4∼HBM8 차세대 HBM 로드맵 발표 통해 미래 기술 제시
KAIST TERA Lab, 11일 오전부터 ZOOM통해 연구 결과 발표

대전=김창희 기자

올해부터 오는 2040년까지 향후 15년간의 고대역폭메모리반도체(HBM) 아키텍처와 구조, 성능, 그리고 세대별 특성을 미리 전망해 보는 기술 발표회가 열렸다.

카이스트 전기및전자공학부 김정호 교수 연구실(카이스트 TERA Lab)은 인공지능(AI) 시대를 이끌어갈 핵심 기술인 HBM4부터 HBM8에 이르기까지 차세대 HBM의 아키텍처와 구조, 성능, 특성 등 HBM의 미래를 한자리에서 조망하는 ‘차세대 HBM Roadmap(2025~2040) 기술 발표회’를 11일 개최했다.

카이스트 TERA Lab 관계자는 이번 발표회와 관련 “급변하는 기술 패권 경쟁 속에서 국내 반도체산업이 나가야 할 방향을 제시하고 AI 반도체의 핵심 축으로 떠오른 차세대 HBM 기술 개발을 위한 구체적인 로드맵을 공유하기 위해 마련했다”고 개최 배경을 설명했다.

‘HBM의 아버지’로 불리는 김정호 교수가 이끄는 KAIST TERA Lab은 지난 20년 이상 HBM 관련 설계 기술을 세계적으로 주도하고 있으며, 2010년부터는 실제 HBM 상용화 설계에도 직접 참여하고 있다.

카이스트 TERA Lab은 특히 HBM 실리콘관통전극(TSV), 인터포저, 신호 무결성 설계(SI), 전력 무결성 설계(PI) 등을 연구하며 세계적으로 연구의 독창성을 인정받고 있는 독보적인 연구실로 꼽히고 있다.

카이스트 TERA Lab에는 올 5월 말 현재 신태인·손기영 등 2명의 박사후연구원(포닥)을 비롯해 박사과정 10명, 석사과정 17명 등 모두 29명의 학생 연구원이 6세대 HBM인 HBM4부터 HBM8까지 향후 15년 동안의 차세대 HBM 아키텍처와 구조, 성능 등을 주도적으로 연구 중이다.

카이스트 TERA Lab은 여기서 한 걸음 더 나아가 HBM 설계를 인공지능으로 자동화하는 연구도 함께 진행 중인데, 특히 강화학습과 생성 인공지능을 결합해 HBM의 전기적, 열적 최적화 연구를 세계적 수준으로 이끌며, 이 분야의 연구를 선도하고 있다.

이번 기술 발표회에서는 세대별 HBM의 구조와 성능, 특성 외에도 AI 반도체 연산 속도의 획기적인 향상과 개선을 위해 필수적인 데이터 대역폭의 확장을 위한 TSV(Through-Silicon Via)와 인터포저, 딥 에칭((Deep Etching) 기술 등과 전기적 신뢰성 확보를 위한 하이브리드 본딩 기술, 발열 문제 해결을 위한 냉각용 TSV 기술 등 다양한 핵심 요소 기술의 발전 방향과 난제 극복을 위한 연구 내용도 함께 소개된다.

이번 발표회는 이날 오전 9시부터 오후 5시 40분까지 약 8시간에 걸쳐 줌(ZOOM)을 통해 생중계로 진행되는데, 이후 카이스트 TERA Lab 홈페이지(http://tera.kaist.ac.kr)를 통해 유튜브로 방송할 예정이다.

김창희 기자