SK하이닉스 "차세대 D램 기술 방향은 '수직 쌓기'"

차선용CTO D램 미래 기술 로드맵 발표
"D램 미세화는 한계...10나노급 이하 4F² VG 플랫폼 전환 검토"

차선용 SK하이닉스 미래기술연구원장 겸 CTO. SK하이닉스 제공

SK하이닉스가 초미세 D램 제조 한계를 돌파할 차세대 기술 로드맵을 제시했다. 데이터 저장 단위인 '셀(Cell)' 하나가 차지하는 면적을 줄이고 구조도 3차원으로 바꿔 고용량 메모리를 만든다는 계획이다.

10일 차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 'IEEE VLSI 심포지엄 2025'에서 이런 내용의 차세대 D램 기술 로드맵을 발표했다. 행사 3일 차인 이날 기조연설에서 차 CTO는 "10나노미터(㎚·10억분의 1m) 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 ①4F²(4F 스퀘어) VG 플랫폼과 ②3D D램 기술을 준비해 기술적 한계를 돌파하겠다"고 밝혔다.

①4F² VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다. D램은 셀 단위로 데이터를 저장한다. 셀 하나의 면적을 F²(F스퀘어·반도체의 최소 선폭)라고 하는데 현재는 2010년대 초반 도입된 6 F²가 일반적이다. 4F²로 바꿔 셀 면적이 줄면 칩 하나에 더 많은 셀을 넣을 수 있어 저장 용량이 는다.

②차세대 D램 기술의 또 다른 핵심 축인 3D D램은 셀을 수직으로 쌓는 방식이다. 평면(2D)에 셀을 촘촘하게 집어넣는 기존 구조보다 같은 면적에 더 많은 데이터를 저장할 수 있는데 이미 낸드 플래시 메모리나 고대역폭메모리(HBM) 등은 메모리 '셀'을 층층이 쌓아 집적도를 높이는 기술이 사용된다. 업계에서는 3D D램의 제조 비용이 적층 수에 비례해 늘 거란 관측이 있지만 SK하이닉스는 기술 혁신으로 이를 극복하고 경쟁력을 확보하겠다는 방침이다.

SK하이닉스는 10나노 이하 D램 공정에 이 두 기술을 적용해 30년 동안 D램 기술 진화를 지속할 기반을 구축한다는 계획이다. 차 CTO는 "2010년 전후만 하더라도 D램 기술은 20나노가 한계라는 전망이 많았으나 기술 혁신을 통해 현재에 이르게 됐다"며 "중장기 D램 기술 혁신 비전을 제시하고 업계와 협력해 미래를 현실로 만들겠다"고 밝혔다.

이윤주 기자 misslee@hankookilbo.com