TSMC, 'FO-PLP' 패키징 공세 강화…글로벌 경쟁 치열해진다

TSMC, FO-PLP 개발 속도
삼성·TSMC, 패키징 기술 정면승부
"삼성, AI칩으로 공정 적용 넓혀야"

[서울=뉴시스]이지용 기자 = 최근 첨단 패키징에 대한 수요가 커지자 TSMC가 기존 '칩 온 웨이퍼 온 서브스트레이트(CoWoS)'에 이어 차세대 패키징 기술로 양산 범위를 넓히고 있다.

TSMC는 앞서 삼성전자가 상용화한 '팬아웃-패널레벨패키징(FO-PLP)' 기술 개발에 투자를 확대하고 있는데, 이 기술을 놓고 곧 양사 간 정면승부가 이뤄질 전망이다.

삼성전자에게 FO-PLP는 TSMC를 따라잡을 방안 중 하나인 만큼 공정 적용 확대와 기술력 안정화가 시급하다는 분석이 나온다.

29일 업계에 따르면 대만 파운드리(반도체 위탁생산) 업체 TSMC는 차세대 패키징 기술인 FO-PLP에 대한 기술 개발에 나서고 있으며 오는 2026년 미니 생산라인을 구축할 전망이다.

현재 엔비디아와 AMD의 인공지능(AI) 칩 제조 공정에 적용할 FO-PLP 기술을 평가 중이며 2027년에는 FO-PLP 양산에 돌입할 것으로 알려졌다. 일각에서는 TSMC가 이 시점을 더 앞당길 수 있다는 관측도 들린다.

FO-PLP는 기존 원형 웨이퍼를 대체하기 위해 직사각형 인쇄회로기판(PCB) 패키징을 도입한 패키징 기술로, 생산 효율이 높고 비용도 절감할 수 있다. AI 칩 수요가 급증해 칩 생산능력이 중요해진 만큼 이 기술을 선점하면 AI 시장에서도 유리해질 수 있다.

TSMC는 현재 칩 속도 및 전력 성능 향상에 유리한 'CoWoS'라는 패키징 기술을 활용하고 있지만 높은 비용과 생산능력 한계 등 문제로 비교적 비용이 저렴한 FO-PLP 개발에 속도를 내는 것으로 풀이된다.

최근 대만의 패널 제조사 이노룩스의 공장을 인수한 것도 FO-PLP 생산능력을 집중시키기 위한 포석으로 관측된다.

TSMC가 FO-PLP 기술 공략을 본격화하면서 삼성전자도 이 기술의 적용 범위를 더 확대해야 한다는 분석이 제기된다. 삼성전자는 이미 지난 2019년 삼성전기로부터 FO-PLP 사업을 인수해 상용화하는 등 시기상 TSMC보다 앞서 있다.

하지만 삼성전자는 이 기술을 전력관리반도체, 모바일 애플리케이션 프로세서(AP) 등 일부 공정에만 활용하고 있는 상태다. 아직 대대적인 기술 적용이 이뤄지지 않은데다 기술 안정화 과정도 필요한 만큼 언제든 TSMC에 기술력이 따라잡힐 수 있다는 지적이다.

최근 삼성전자가 FO-PLP를 AI 칩 제조 공정에 적용하기 위한 기술 개발에 나선 것으로 알려졌는데, 이를 언제 상용화할 지가 향후 기술 안정화 및 빅테크 확보에 영향을 미칠 수 있다.

업계 관계자는 "양사가 같은 기술을 쓰더라도 다른 소재를 사용하는 만큼 제품의 성능이 크게 달라질 수 있다"며 "삼성은 우선 기술 안정화에 주력해 수율을 끌어올리는 전략을 택하는 게 유리할 전망"이라고 전했다.

☞공감언론 뉴시스 leejy5223@newsis.com

경제