성균관대 박진홍 교수, 1나노급 단결정 2D 반도체 채널 3D C-FET 기술 개발

세계 최초 무어의 법칙을 옹스트롬 스케일까지 지속할 청사진 제시

(왼쪽부터) 박진홍 교수, 김기석 박사, 서승환 박사, 전종욱 교수, 안호근 연구원, 장항교 연구원. 성균관대 제공

성균관대(총장 유지범) 박진홍 교수 연구팀은 23일 MIT의 김지환 교수팀, 삼성종합기술원(SAIT)의 김상원·설민수 박사 연구팀과 함께 10옹스트롬(1나노미터) 이하 기술 노드에 고려되고 있는 단결정 2D 반도체 채널 기반 3D C-FET 반도체 소자 기술을 개발했다고 밝혔다.

기존의 3D 반도체 기술은 실리콘 웨이퍼를 관통하는 TSV(Through-Silicon Via)를 이용한 방식이 주류를 이뤘으나 TSV 방식은 웨이퍼 간 정렬 오류, 높은 공정 비용 그리고 TSV가 차지하는 칩 면적 손실 등 여러 가지 문제가 있었다.

이에 이를 해결하기 위해 연구팀은 웨이퍼 간 물리적 연결없이 단결정 전이금속 디칼코제나이드(TMD) 채널을 직접 성장시키는 ‘모노리식(Monolithic) 3D 집적 방식’을 연구했다. 이 방식은 소자의 성능을 극대화하면서 물리적 연결을 최소화해 공정 효율성과 집적도를 동시에 개선할 수 있다.

특히 이번 연구에서는 상부 단결정 2D 반도체 소자 제작에 있어 기존의 700℃ 이상의 고온 공정 대신 385℃ 이하의 저온 공정을 적용했다. 연구팀은 이를 통해 단결정 n-FET 소자를 이미 제작된 단결정 p-FET 위에 직접 집적하는 데 성공했다. 개발된 수직 CMOS 소자는 기존 2D 평면 CMOS 소자에 비해 집적 밀도를 2배 이상 향상시켰으며, TSV 기술을 대체할 수 있는 새로운 접근 방식을 제시했다.

박진홍 교수는 “이번 연구는 기존 TSV 기술을 넘어서는 혁신적인 기술적 진전을 이뤄낸 사례”라며 “모노리식 3D 집적 방식으로 저온 공정에서 단결정 소자를 직접 성장시켜 3D C-FET 반도체 집적 기술을 실현한 것은 반도체 산업에서 중요한 기술적 도약”이라고 밝혔다.

그러면서 “이 기술은 차세대 반도체 소자의 집적도 향상뿐만 아니라, 에너지 효율을 극대화하는 데 기여할 수 있을 것으로 기대된다”며 “향후 인공지능, 데이터 센터, IoT 등 다양한 첨단 기술 분야에서 이 기술이 중요한 역할을 할 것”이라고 덧붙였다.

김영호 기자 ho3920@kyeonggi.com