“너무 잘 나가서 거슬리네”...미국의 강력한 TSMC 규제, 삼성 파운드리에 기회 될까 [위클리반도체]

7nm 이하 반도체, 대중국 수출 제재
대만 반도체 위기, 트럼프 당선 변수 부각
TSMC, 애리조나 공장 완공 연기 속내는?
3nm 기술 수율 갈림길, 삼성 경쟁력 시험대

삼성전자는 440억 달러(약 60조원)를 투자해 텍사스주 테일러시 일대에 반도체 공장 2곳과 첨단 패키징 연구개발(R&D) 센터를 구축하고 있다. [사진 삼성전자]

미국 상무부가 TSMC를 향해 “7나노미터(nm) 이하 공정에서 생산된 반도체를 중국에 수출하지 말라”고 요구한 것으로 알려지면서, 반도체 업계의 셈법이 복잡해졌습니다. 미국 상무부는 앞서 TSMC에 ‘알림성 편지(Informed Letter)’를 통해 새로운 행정명령을 하달했습니다. 수출하기에 앞서 라이선스를 받으라는 것입니다. TSMC는 그동안 화웨이에 AI 프로세서를 공급한 것으로 알려졌는데요. 여야 막론할 것 없이 중국에 대한 수출 통제를 더욱 강화하는 가운데 나온 소식이었습니다. 현재 정확히 어떤 제품을 규제하는지 알려진 것은 없습니다. 다만 7nm 이하 공정에서 생산한 칩 모두에 대해 수출을 중단시키는 것은 아닌 것으로 전해졌습니다. 훈련용 AI 칩은 규제하되, 추론용 칩은 통과될 가능성이 크다고 합니다. AI 학습 자체를 원천 봉쇄하겠다는 것이 미국 정부의 생각입니다. 현재 미국은 다음과 같은 칩에 대한 대중국 수출을 규제하고 있습니다.

• 트랜지스터 수가 300억 개를 초과하는지 여부
• 칩 크기가 300mm²를 초과하는지 여부
• HBM(고대역폭 메모리)을 탑재했는지 여부
• CoWoS(칩 온 웨이퍼 온 서브스트레이트) 패키징 사용 여부

TSMC가 7nm 이하 공정에서 생산한 칩을 중국에 수출하지 못할 경우, 중국 반도체 설계 회사들은 또 다른 파운드리 기업을 찾을 수밖에 없습니다. TSMC의 2024년 3분기 매출을 뜯어보면, 67%가 선단 공정에서 나왔습니다. 트렌드포스에 따르면 미국이 TSMC에 대한 수출 규제를 강화할 경우, 매출에 5~8% 정도의 악영향을 받습니다. 때문에 글로벌 파운드리 공급과 수요에 큰 영향을 줄 전망입니다. 스태티스타에 따르면, 전 세계 파운드리 시장은 TSMC가 61.7%로 압도적인 비중을 차지하고 있습니다. 뒤를 이어 삼성전자 11%, 대만 계열 UMC(United Microelectronics Corporation) 5.7%, 중국 기업 SMIC(Semiconductor Manufacturing International Corporation) 5.7%, AMD에서 독립한 글로벌파운드리 5.1% 순입니다. 모두 합쳐도 TSMC에 견줄 수 없습니다. 그만큼 TSMC 물량을 다른 기업들이 갖고 갈 기회이기도 합니다. 현재로선 TSMC에 대항할 수 있는 기업은 삼성전자입니다.

전 세계 파운드리 시장 61.7% 차지한 TSMC

전 세계 파운드리 시장 점유율 추이 [스태티스타]

TSMC와 삼성전자 파운드리 사업부를 개략적으로 비교하면 이렇습니다. TSMC는 애플, AMD, 엔비디아, 퀄컴 등 주요 고객을 보유하고 있으며, 첨단 노드(7nm 이하 공정)에서 강력한 지배력을 갖고 있으면서도 28nm 등 중간 노드에서 폭넓은 매출 구조를 유지하고 있습니다. 삼성 파운드리는 외부 고객으로는 테슬라, 구글 퀄컴을 보유하고 있지만, 삼성전자 내 모바일 사업부 판매 물량이 큰 비중을 차지한 것으로 알려졌습니다. 또 다른 차이도 있습니다. TSMC는 자체 반도체 설계 없이 제조 기술과 생산 안정성에 전적으로 집중하는데 반해, 삼성은 종합 반도체 기업(IDM)으로 자체 반도체 설계와 파운드리 서비스를 병행합니다. 기술력도 다소 다릅니다. 삼성전자는 3nm 공정에서 게이트 올 어라운드(Gate-All-Around, GAA)라는 우수한 기술을 갖고 있습니다. 다만 문제는 예상보다 낮은 수율로 격차를 좁히지 못하고 있다는 점입니다. GAA 트랜지스터는 채널을 네 방향에서 감싸 전류 누설을 줄이고 드라이브 전류를 높이는 방식으로 작동합니다. 전력 소비를 줄이면서 성능을 향상하는 데 효과적입니다. 반면 TSMC는 아직 종전 핀펫(FinFET) 트랜지스터를 사용하고 있습니다. 채널을 세 방향에서만 감싸는 방식입니다. 이론적으로 삼성전자가 GAA 기술은 3nm 공정에서 기술적 우위를 가졌다고 할 수 있습니다.

핵심은 수율(yield)입니다. 수율에 대해 정확히 외부에 알려진 것은 없습니다. 하지만 삼성의 3nm 공정 1세대(SF3E-3GAE)는 50~60%의 수율을 기록한 것으로 알려졌습니다. 목표치였던 70%에는 미치지 못한 것으로, 주요 고객사들이 떠나게 된 원인으로 알려졌습니다. 또 2세대 3nm 공정에서는 수율이 20%에 불과한 것으로 추정됩니다. 이는 부담이 됩니다. 수율 불량이 발생했을 때, 그 책임을 고객사(팹리스)가 지느냐 아니면 파운드리가 지느냐는 사실 계약 조건, 기술적 원인, 그리고 상호 협력의 수준에 따라 달라집니다. 하지만 설계한 칩의 80%가 불량으로 판정된다면 고객사들이 경제적 부담을 느낄 수밖에 없습니다.

갤럭시 S27 모델을 노리는 프로젝트 율리시스

TSMC가 내년 상반기 4㎚(나노미터) 공정 제품을 양산할 예정인 미국 애리조나주 피닉스 1공장 [사진 TSMC]

TSMC는 이 점을 겨냥해 삼성의 고객들을 적극적으로 흡수하고 있습니다. 퀄컴의 스냅드래곤 8 엘리트 애플리케이션 프로세서를 2024년 생산한 것이 대표적입니다. 해당 칩은 삼성전자의 갤럭시 S25 울트라에도 탑재됩니다. 때문에 삼성 파운드리는 다음 단계를 꿈꿉니다. 2nm 공정 개발로 시선을 돌린 것입니다. 내부 코드명은 울리시스(Ulysses) 입니다. 엑시노스 칩셋이 삼성의 SF2P 2nm 공정에서 제조될 가능성이 큰 대목입니다. 아마도 해당 칩셋은 2027년 출시될 갤럭시 S27 모델 가운데 하나에 탑재될 것으로 보입니다.

반도체 파운드리 공정에서 수율(yield)이 낮아지는 이유는 공정 자체의 복잡성과 기술적 한계에서 비롯됩니다. 특히, 삼성 파운드리의 3nm 공정에서 수율이 낮은 이유는 게이트 올 어라운드(Gate-All-Around, GAA) 구조의 제조 난이도, 공정 최적화 부족에 따른 것으로 볼 수도 있습니다. 반도체 제조는 웨이퍼에 수십억 개의 트랜지스터를 집적하는 정밀 작업인데요. 크게 다음과 같습니다.

설계 및 마스크 제작 (Design and Masking)이 먼저입니다. 반도체 칩의 설계가 완료되면, 이를 기반으로 포토마스크를 제작합니다. 포토마스크는 웨이퍼에 회로를 패턴화하기 위한 템플릿 역할을 합니다. 이어서 웨이퍼 제작 (Wafer Fabrication)이 따릅니다. 실리콘 웨이퍼에 회로를 집적하는 과정인데요. 자외선(UV)을 사용하여 포토레지스트에 회로 패턴을 형성하는 포토리소그래피 (Photolithography), 포토레지스트로 보호되지 않은 부분을 화학적으로 제거하는 식각 (Etching), 웨이퍼 표면에 새로운 층(금속, 절연체 등)을 추가하는 증착 (Deposition), 특정 영역에 불순물을 주입하여 반도체 특성을 부여하는 도핑 (Doping), 개별 칩을 절단한 뒤 외부 연결 및 보호를 위한 패키징을 수행하고 불량 여부를 판별하는 패키징 및 테스트 (Packaging and Testing) 과정이 뒤 따릅니다.

핀펫(FinFET)보다 정밀한 게이트 올 어라운드(Gate-All-Around, GAA)

삼성전자는 3nm 공정에서 게이트 올 어라운드(Gate-All-Around, GAA)라는 우수한 기술을 갖고 있다. [자료 삼성전자]

하지만 3nm 이하 공정에서는 트랜지스터의 크기가 작아지면서, 공정 변동성(process variation) 현상이 극심해집니다. 여기서 ‘공정 변동성(process variation)’은 같은 공정으로 만들어진 트랜지스터라 하더라도 크기, 성능 등이 균일하지 않게 되는 현상을 말합니다. 이 문제가 심해지면 반도체 성능에 악영향을 줄 수 있습니다. 특히 GAA 구조는 채널을 네 방향에서 감싸는 복잡한 제조 기술을 요구합니다.

핀펫(FinFET)보다 높은 정밀도가 필요합니다. 작은 결함도 트랜지스터의 성능에 큰 영향을 미칠 수 있다는 것이 반도체 업계의 설명입니다. 예를 들어, 증착 과정에서 균일한 두께로 층을 형성하지 못하면 누설 전류와 같은 문제가 발생합니다. 수율을 낮추는 많은 원인들이 이미 보고되고 있지만, 새로운 문제들이 계속 발견되고 있습니다.

원인을 찾는 과정이 수율 향상을 부르는 과정이니까요. 예를 들어 불량률이 높은 초기 단계에서 웨이퍼의 상당 부분이 품질 기준을 충족하지 못하는 상황도 가능합니다. 또 노광 공정에서 미세한 오차가 발생하면 트랜지스터가 제대로 형성되지 않습니다. 또 있습니다. 새로운 소재(GAA의 경우 나노시트 사용)와 기존 장비 간 호환성이 낮아 제조 과정이 더 복잡해질 수 있습니다. (장비 제조사들이 GAA 구조에 최적화된 새로운 장비를 개발하고 있기는 합니다.) 또 팹리스 고객사가 설계한 칩이 파운드리 공정과 완벽히 맞아떨어지지 않는 경우, 수율에 부정적 영향을 미치기도 합니다. 공정 도중 발생하는 작은 결함(입자 오염, 불균일한 증착 등)은 미세 공정에서 큰 문제로 작용할 수 있습니다. 그만큼 선단 공정은 까다롭기 그지없습니다.

트럼프 대통령이 당선되면서, 대만은 크게 압박받고 있습니다. 앞서 트럼프 당선인은 “대만이 반도체산업을 전부 가져갔는데 미국에게는 아무것도 주지 않았다”고 말한 바 있습니다. TSMC는 비상입니다. 디지타임스에 따르면, TSMC가 미국 애리조나 반도체 파운드리 공장 완공식을 12월 초로 계획하고 있었지만 돌연 연기했습니다. 트럼프 2기 행정부 출범을 염두에 둔 행보로 보입니다. 일각에서는 TSMC가 2나노 파운드리 투자와 같은 ‘깜짝 발표’를 할 가능성도 보고 있습니다. 미국과 중국간 갈등, 그리고 미국으로부터 압박받는 대만. 수율만 해결된다면 한국 파운드리가 크게 일어설 기회입니다.

삼성전자 경영진이 화성사업장 생산라인에서 3nm 웨이퍼를 들고 있다. [사진 삼성전자]

■ 위클리반도체 위클리반도체는 매일경제에서 보내드리는 프리미엄 반도체 산업 분석 스토리입니다. 매주 금요일 매일경제 웹페이지를 통해 먼저 찾아갑니다. 글이 유익했다면 구독 부탁드리겠습니다.