SK하이닉스 “D램 공정 기술 한계, '원팀' 정신으로 돌파”

왼쪽부터 김형수 부사장(DRAM AE), 조영만 부사장(DRAM PI), 오태경 부사장(1c Tech TF), 조주환 부사장(DRAM 설계), 정창교 부사장(DRAM PE), 손수용 부사장(개발 TEST)

SK하이닉스가 '원팀' 정신으로 기술 한계를 돌파, D램 시장을 선도하겠다는 강한 자신감을 나타냈다.

SK하이닉스는 10일 최근 진행한 사내 좌담회를 내용을 공개하면서 세계 최초로 10나노미터(㎚) 초반대의 6세대(1c) 16기가비트(Gb) 더블데이터레이트(DDR)5 D램을 개발한 기술 경쟁력을 차세대 제품으로 이어갈 계획이라고 밝혔다.

1c 기술 개발은 오태경 부사장이 맡은 1c 테크 태스크포스(TF)가 총괄하고 설계, 개발 테스트, 애플리케이션 엔지니어링(AE), 프로덕트 엔지니어링(PE), 프로세스 인테그레이션(PI) 조직들이 참여해 협업했다.

SK하이닉스는 우수성이 증명된 1b 플랫폼을 확장하는 방식으로 1c 개발을 추진했다. 기존 3단계(테스트→설계→양산 준비) 개발 방식을 2단계(설계→양산 준비)로 효율화했고 커패시터 모듈과 같은 고난도의 기술 요소를 양산 공정에서 개발하는 방식으로 진행하면서 개발기간을 전세대보다 2개월 단축했다. 뿐만 아니라 극자외선(EUV) 공정 필요한 신소재도 개발·적용했다.

오태경 부사장은 “구성원들의 원팀 정신이 모든 성과를 견인했다”며 “2단계 개발 방식 도입과 EUV 패터닝 성능 및 원가 개선을 위한 신규 소재 개발 등은 탄탄한 협업 체계가 없었다면 성공할 수 없었을 것”이라고 강조했다.

SK하이닉스 1c DDR5 D램. 동작 속도는 8Gbps(초당 8기가비트)로 전세대 대비 11% 빨라졌고, 전력 효율은 9% 이상 개선됐다.

SK하이닉스는 차세대 제품에서 기술 난도가 더욱 높아질 것으로 예상하면서도 이에 적극 대응해 고객 요구에 부응하는 제품을 시장에 공급하겠다고 자신했다.

조영만 부사장(DRAM PI)은 “D램 공정이 10㎚ 아래 한 자릿수 기술로 넘어가는 시점이 오면 기존 방식으로는 한계가 있을 것”이라며 “이를 극복하려면 소재·장비 성능 극대화뿐만 아니라 3D 셀로의 구조 변화, 이종접합 등과 같은 기술 혁신이 필요한 데 이에 맞춰 D램 기술 개발 체계를 고도화하고 있다”고 전했다.

SK하이닉스는 연내 1c DDR5 D램 양산 준비를 마치고 내년부터 시장에 공급할 계획이다. 이를 기반으로 한 고대역폭메모리(HBM), 저전력 D램(LPDDR), 그래픽 D램(GDDR) 등도 선보일 예정이다.

조주환 부사장(DRAM 설계)은 “SK하이닉스는 이제 DDR5 개발에서 진정한 선두 주자로 자리매김했다”며 “1c 기술의 성공을 기반으로 1d를 포함한 차세대 제품에서도 혁신적 제품을 선보일 수 있도록 경쟁력을 강화해 나가겠다”고 말했다.

박진형 기자 jin@etnews.com