SK하이닉스, 세계 최초 10나노급 1c DDR5 개발…"HBM에도 적용 목표"

성공 비결은 유기적 협업‧원팀 정신…"압도적인 기술력으로 시장 선도"

[아이뉴스24 김종성 기자] 세계 최초로 10나노 6세대(1c) 기술 개발에 성공한 SK하이닉스가 해당 공정을 DDR5 D램은 물론 고대역폭 메모리(HBM)에도 확대 적용하기로 했다.

(왼쪽부터) 김형수 부사장(DRAM AE), 조영만 부사장(DRAM PI), 오태경 부사장(1c Tech TF), 조주환 부사장(DRAM 설계), 정창교 부사장(DRAM PE), 손수용 부사장(개발 TEST). [사진=SK하이닉스 뉴스룸]

SK하이닉스는 10일 자사 뉴스룸을 통해 1c 기술 개발 과정과 혁 기술 역량, D램 기술 로드맵을 조명하는 임원들의 좌담회 내용을 공개했다.

SK하이닉스는 지난달 29일 10나노급 6세대(1c) 미세공정을 적용한 16Gb(기가비트) DDR5 D램을 개발하는 데 성공했다고 밝혔다. 이 제품은 고성능 데이터센터에 주로 활용될 예정으로, 내년부터 본격 공급된다.

1c 기술은 10나노대 초반의 극미세화된 메모리 공정 기술이다. 1c 기술을 적용한 DDR5의 동작 속도는 8Gbps(초당 8기가비트)로 이전 세대인 1b DDR5보다 11% 빨라졌으며, 전력 효율은 9% 이상 개선됐다.SK하이닉스는 극자외선(EUV) 공정에 신소재를 개발해 적용하고 설계 기술 혁신을 통해 공정 효율을 극대화했다. 이에 따라 원가 절감까지 이루어냈다.

1c 테크 태스크포스(TF)에 속한 오경태 부사장은 "기존의 3단계(테스트‧설계‧양산 준비) 개발 방식을 2단계(설계‧양산 준비)로 효율화했다"며 "커패시터 모듈과 같은 고난도의 기술 요소를 양산 공정에서 바로 개발하는 방식을 택했다"고 설명했다.

SK하이닉스는 이를 통해 전 세대 제품 대비 2개월이나 시간을 단축했고, 공정 고도화 과정에서 발생할 수 있는 시행착오도 줄일 수 있었다.

조주환 D램 설계 부사장은 "최고 경쟁력이 입증된 1b 기술을 경험한 덕분에 기술적 위험도는 줄었으나 작아진 셀 크기와 커진 저항으로 인해 여전히 해결해야 하는 문제들이 많았다"며 "이를 위해 회로 밀도와 센싱 성능을 높이는 등 다양한 설계 혁신을 이뤄냈고 데이터 처리 속도는 높이고 전력 소비는 줄이는 데 성공했다"고 밝혔다.

특히 공정 조직과 협업해 넷다이를 극대화하고 원가 경쟁력을 확보한 점도 성공의 비결로 꼽힌다. 넷다이는 반도체 제조 과정에서 웨이퍼 한 장에서 생산할 수 있는 유효한 칩(Die)의 수를 의미한다.

조영만 D램 PI 부사장은 "1b 플랫폼을 확장하는 방식은 1c 기술의 공정 고도화 과정에서 시행착오를 줄이는 데 주효했다"며 "1b의 경험을 바탕으로 1c 기술에서 발생할 수 있는 문제를 사전에 예측하고 해결할 수 있었다"고 설명했다.

정창교 D램 PE 부사장은 "공정이 미세화하며 과거와는 다른 특성들이 더 중요해지고 수율 저하 등 문제가 발생할 수 있다"며 "1c 기술에서 주요 성능의 수준을 높이는 트리밍 기술을 활용해 수율과 품질을 확보했다"고 밝혔다. 트리밍이란 반도체 설계 변경 없이 전자식 퓨즈(eFuse)를 활용하여 성능을 상향시키는 기술이다.

손수용 개발테스트 담당 부사장은 "1c 개발 성공으로 SK하이닉스는 압도적인 기술 경쟁력을 입증했지만 1c DDR5는 시작일 뿐"이라며 "앞으로 1c 기술은 다양한 D램 제품에 적용돼 다양한 고객 니즈에 완벽하게 부응할 것"이라고 말했다.

이들은 SK하이닉스가 D램 시장에서 이같은 성과를 거둘 수 있던 요인으로 '유기적인 협업'과 '원팀' 정신을 꼽았다.

오태경 1c 테크 TF 부사장은 "구성원들의 원팀 정신이 모든 성과를 견인했다고 생각한다"며 "2단계 개발 방식 도입과 EUV 패터닝 성능 및 원가 개선을 위한 신규 소재 개발 등은 탄탄한 협업 체계가 없었다면 성공할 수 없었을 것"이라고 강조했다.

이번에 개발한 1c는 앞으로 HBM, LPDDR, GDDR 등 모든 차세대 D램 제품군에 적용된다.

조영만 부사장은 "10나노 아래 한 자릿수 기술로 넘어가는 시점이 오면 기존 방식으로는 한계가 있을 것이며, 이를 위해 2D 셀에서 3D 셀로의 구조 변화, 이종접합 등과 같은 기술 혁신 역시 필요할 것"이라고 전망했다.

조주환 부사장은 "설계 측면에서는 차세대 미세 공정 도입 시 수반되는 리스크를 정교하게 예측하는 시스템 개발 등 설계 시스템을 더욱 고도화해 구성원의 부담을 줄여야 한다"며 로드맵을 제시했다.

SK하이닉스는 연내 1c DDR5의 양산 준비를 마치고 내년부터 시장에 제품을 본격 공급할 계획이다. 아울러 2026년 개발이 예상되는 7세대 HBM인 HBM4E부터 1c 기술을 적용한다는 계획이다. 1c 기술이 적용된 HBM4E는 SK하이닉스 최대 납품처인 엔비디아의 차세대 그래픽처리장치(GPU)에 탑재될 것으로 보인다.

/김종성 기자(stare@inews24.com)