'노광 한 번으로 초미세 회로를...' 아이멕·ASML, 차세대 EUV 성능 구현

권동준 2024. 8. 15. 11:01
자동요약 기사 제목과 주요 문장을 기반으로 자동요약한 결과입니다.
전체 맥락을 이해하기 위해서는 본문 보기를 권장합니다.

차세대 반도체 노광장비로 손꼽히는 '하이 NA 극자외선(EUV)' 장비가 2나노미터(㎚) 이하 초미세 회로를 한번에 구현할 수 있는 것으로 나타났다.

루크 반 덴 호프 아이멕 CEO는 "20㎚ 이하 피치를 한번의 노광으로 구현하는 하이 NA EUV의 분해능을 확인했다"며 "로직과 메모리 반도체 로드맵을 '옹스트롬(0.1㎚급)' 시대로 이끄는 핵심 축이 될 것"이라고 말했다.

음성재생 설정
번역beta Translated by kaka i
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.

인텔에 설치 중인 ASML 하이 NA EUV 장비

차세대 반도체 노광장비로 손꼽히는 '하이 NA 극자외선(EUV)' 장비가 2나노미터(㎚) 이하 초미세 회로를 한번에 구현할 수 있는 것으로 나타났다.

ASML·아이멕 하이 NA EUV 노광 연구소는 최근 하이 NA 장비로 로직 및 메모리 반도체의 초미세 회로 구현에 성공했다고 밝혔다.

현재 상용화된 EUV 노광장비(0.33 NA)보다 렌즈 개구수(NA)를 0.55로 끌어올린 하이 NA 장비를 활용했다.

연구소는 하이 NA 장비의 한 차례 노광으로 피치 19㎚(로직 반도체 기준)까지 구현했다고 설명했다. 피치는 회로와 회로 사이 간격을 의미한다. 삼성전자와 TSMC 등이 양산 중인 3㎚ 공정 기준 피치는 약 26㎚ 안팎이다.

공정 미세화가 이뤄질수록 피치도 줄어드는데, 업계에서는 기존 EUV 노광 장비로 20㎚ 피치 이하로 줄이려면 빛을 두번 조사하는 '더블 패터닝'이 필요하다고 지적해왔다. 즉 2㎚ 이하 공정의 반도체를 만들 때 기존 EUV 장비를 쓰면 공정 횟수가 늘어 비용과 시간이 많이 든다는 의미다. 반면 하이 NA 장비로는 한번만 빛을 쏘는 '싱글 패터닝'로도 가능해 생산 비용을 줄일 수 있다는 것이 이번 실험 결과로 확인됐다.

루크 반 덴 호프 아이멕 CEO는 “20㎚ 이하 피치를 한번의 노광으로 구현하는 하이 NA EUV의 분해능을 확인했다”며 “로직과 메모리 반도체 로드맵을 '옹스트롬(0.1㎚급)' 시대로 이끄는 핵심 축이 될 것”이라고 말했다.

ASML-아이멕 하이 NA EUV 노광연구소가 구현한 19나노미터 피치의 로직 반도체 회로 구조

한편 글로벌 주요 반도체 제조사는 모두 하이 NA 장비를 주문한 것으로 알려졌다. 인텔이 지난 4월 미국 오리건 공장에 하이 NA EUV 장비 설치를 시작했고, 삼성전자와 TSMC도 올해 안에 장비를 반입할 것으로 관측된다.

권동준 기자 djkwon@etnews.com

Copyright © 전자신문. 무단전재 및 재배포 금지.

이 기사에 대해 어떻게 생각하시나요?