반도체 칩 설계서 제작까지 석박사 대학원생 지원 확대

삼성전자·카이스트 협약
130㎚ 복합고전압소자 공정

박인철 KAIST IDEC 소장(왼쪽)과 박상훈 삼성전자 상무. KAIST

KAIST(카이스트)와 삼성전자가 손잡고 전국 반도체 전공 석·박사 학생들에게 자신이 설계한 칩을 직접 제작해볼 수 있는 기회를 제공한다.

KAIST는 23일 오후 삼성전자와 130㎚(나노미터) 복합고전압소자(BCDMOS) 8인치 공정 지원을 위한 협약을 체결했다고 이날 밝혔다. KAIST IDEC(반도체설계교육센터) 동탄교육장에서 열린 협약식에는 박인철 KAIST IDEC 소장과 박상훈 삼성전자 상무 등 양 기관 주요 인사들이 참석했다.

KAIST는 이번 협약을 바탕으로 올해 하반기부터 국내 반도체 전공 석·박사 학생에게 전력 관리와 고속통신 분야 등에 많이 쓰이는 130㎚ BCDMOS 칩 제작 기회를 제공할 예정이다. 학생들이 실물 칩을 설계한 뒤 설계안을 전달하면 삼성전자 측이 이를 웨이퍼(반도체 소재인 얇은 조각)에 구현해 완성품으로 만든 뒤 설계의 정확성과 효율성을 확인하는 방식으로 진행된다.

KAIST IDEC는 1995년 설립 이후 삼성전자와 협력해 지금까지 총 2219개 팀에 칩 제작 기회를 제공해 8100여 명의 반도체 전문인력을 배출했다. 130㎚ BCDMOS 공정을 통해 올해 하반기 20개 팀을 시작으로 내년부터 연간 40개 팀이 칩 제작에 참여할 수 있게 됐다. 박인철 소장은 "대학원생들에게 실질적인 제작 기회를 제공해 연구 성과를 향상하는 데 크게 기여할 것으로 기대된다"고 말했다.

[정지성 기자]