케이던스, 삼성 파운드리와 협업…첨단 AI 및 3D-IC 애플리케이션 위한 칩 혁신 가속화

케이던스와 삼성 파운드리 협업. 사진=케이던스

케이던스 디자인 시스템즈(Cadence Design Systems)가 삼성의 게이트올어라운드(GAA: Gate All Around) 노드를 비롯해 AI 및 3D-IC 반도체 설계 가속화를 위한 기술 개발에 삼성 파운드리와 협력한다.

케이던스는 자사 Cadence.AI툴로 누설 전력 감소 및 SF2 GAA 개발에 참여했으며, 삼성의 SF2 백사이드 공정에 대한 구현 플로우 인증을 취득했다.

케이던스는 △Cadence Integrity 3D-IC platform △Cadence Celsius Studio △Allegro X시스템으로 삼성 MDO를 위한 솔루션 및 AI 기반 Virtuso Studio의 목적 기반 인스턴트매핑을 통해 회로도의 신속한 리타겟팅을 제공했다. 이를 통해 Virtuso Studio 플로우가 아날로그 회로 공정 이전 과정에서 활용됐다.

14RF 회로 설계 테이프 아웃에 성공한 케이던스는 mmWave RFIC 설계 플로우를 시장에 제공했다.

삼성 파운드리는 증가하는 AI 칩 복잡성을 해결하고 SF3의 출시 시기 요건을 충족하기 위해 케이던스의 첨단 검증기술을 적용했다. 첨단 삼성 노드에 구축된 케이던스의 최신 IP는 112G-ULR SerDes, PCIe 6.0/5.0, UCIe, DDR5-8400, DDR5/4-6400 메모리 및 USB 2.0 PHY IP를 포함한다. 또한 삼성 SF5A에 있는 케이던스의 PCIe 6.0 PHY IP는 PCIe 5.0 x8 규정 준수 인증을 취득했으며, 그 밖의 PCIe 5.0/6.0 시스템 및 테스트 장비와의 원활한 상호 운용성을 입증하면서 PCIe 솔루션의 완성도를 증명했다.

톰 베클리(Tom Beckley) 케이던스 커스텀 IC & PCB 그룹 수석 부사장은 “새로운 AI 기반의 인증된 설계 플로우 및 표준화된 솔루션을 통해 양사 고객은 확신을 가지고 삼성의 첨단 노드에 대한 설계뿐 아니라 각자의 설계 및 출시 시기 목표도 달성할 수 있을 것”이라고 설명했다.

김형옥 삼성전자 파운드리사업부 Design Technology팀 상무는 “삼성전자와 케이던스는 긴밀한 협력을 통해 기술을 발전시키며 양사의 고객이 시장에서 경쟁력 있는 설계를 할 수 있도록 돕고 있다”고 전했다.

이원지 기자 news21g@etnews.com