삼성전자 "2나노 가속기 수주...국내 DSP와 협력 강화"
(지디넷코리아=이나리 기자)삼성전자가 팹리스 업체들이 HPCㆍAI 분야에서 영향력을 빠르게 확대해 나갈 수 있도록 디자인 솔루션 파트너(DSP)들과 협력해 적극적으로 지원한다.
삼성전자는 9일 코엑스에서 '삼성 파운드리 포럼'과 '세이프 포럼(SAFE) 2024'를 개최하고 AI를 주제로 국내 시스템반도체 생태계 강화 성과와 향후 지원 계획을 공개했다.
최시영 삼성전자 파운드리 사업부 사장은 이날 기조연설에서 "삼성전자는 국내 팹리스 고객들과 협력을 위해 선단공정 외에도 다양한 스페셜티 공정기술을 지원하고 있다"며 "삼성은 AI 전력효율을 높이는 BCD, 엣지 디바이스의 정확도를 높여주는 고감도 센서 기술 등 스페셜티 솔루션을 융합해 나가며 고객에게 가장 필요한 AI 솔루션을 제공해 나갈 것"이라고 말했다.
스페셜티 공정 기술은 임베디드 메모리, 이미지센서, RF 등 특정한 기능을 구현하기 위한 공정이다. BCD 공정은 주로 전력반도체 생산에 활용된다.
■ 'AI 솔루션 턴키' 서비스가 차별점...日 PFN 2나노 AI 가속기 수주
삼성전자는 이번 포럼에서 파운드리와 메모리, 패키지 역량을 모두 보유한 종합 반도체 기업의 강점을 바탕으로 고객 요구에 맞춘 통합 AI 솔루션 턴키(Turn Key, 일괄 생산) 서비스 등의 차별화 전략을 제시했다.
이에 일환으로 삼성전자는 국내 DSP 업체인 가온칩스와 협력으로 일본 프리퍼드네트웍스(PFN)의 2나노(SF2) 기반 AI 가속기 반도체를 2.5차원(I-Cube S) 첨단 패키지를 통해 양산할 계획을 밝혔다. 앞서 삼성전자가 2나노 칩 수주에 대해 컨콜에서 언급한적은 있지만, 공식적으로 파트너사 및 고객사명을 언급한 것은 이번이 처음이다.
프리퍼드네트웍스는 일본 인공지능 기업으로 딥러닝 분야에 특화해 칩부터 슈퍼컴퓨터, 생성형AI 기반 모델까지AI 밸류체인을 수직적으로 통합해 첨단 소프트웨어 및 하드웨어 기술을 개발한다.
삼성전자는 2022년 세계 최초로 3나노 GAA(게이트 올 어라운드) 구조 기반 파운드리 양산을 성공한데 이어, 안정된 성능과 수율을 기반으로 3나노 2세대 공정 역시 계획대로 순항중이다.
삼성은 국내 고객들이 최신 공정기술을 활용할 수 있도록 기술지원을 제공하고 있으며 시제품 생산을 위한 MPW(Multi Project Wafer) 서비스 횟수를 점차 늘린다고 밝혔다.
MPW 서비스를 활용하는 고객은 단일 웨이퍼에 여러 종류의 설계를 배치하여 테스트하는 등 제조 비용을 절감하고 더욱 완성도 높은 반도체를 개발할 수 있다.
삼성전자의 올해 MPW 서비스 총 횟수는 4나노 공정부터 고성능 전력반도체를 생산하는 BCD 130나노 공정까지32회로 작년 대비 약 10% 증가했으며, 2025년에는 35회까지 확대한다.
국내 팹리스와 DSP의 수요가 많은 4나노의 경우, 내년 MPW 서비스를 올해보다 1회 더 추가 운영해 HPC, AI 분야 국내 첨단 반도체 생태계 확대를 적극 지원할 계획이다.
■ 텔레칩스·어보브·리벨리온 주요 팹리스와 협력 성과 발표
삼성전자는 파트너사 간 네트워킹 기회를 제공하고 혁신을 위한 협력 강화 방안을 논의했다. 특히, 텔레칩스, 어보브, 리벨리온 3사는 삼성 파운드리 포럼 세션 발표를 통해 삼성 파운드리와의 성공적인 협력 성과와 비전 그리고 팹리스 업계 트렌드 등을 공유했다.
이장규 텔레칩스 대표는 "350나노부터 5나노 공정에 이르기까지 삼성 파운드리와 함께 만들어온 칩이 43개에 이른다"라며 "삼성은 차량용 인포테인먼트(IVI) 시장에서 텔레칩스의 성장을 지원해준 오랜 파트너다"라고 전했다.
박호진 어보브반도체 부사장은 "비휘발성 메모리(NVM)는 MCU의 핵심 부품 중 하나로 NVM을 지원하는 삼성의 65나노 공정으로 제품을 생산한다"라며 "올해는 28나노까지 협력을 확대해, MCU 시장 경쟁력을 더욱 강화할 계획이다"고 말했다.
오진욱 리벨리온 CTO는 "삼성 파운드리 5나노에 이어 4나노 공정으로 차세대 AI 가속기 '리벨'을 개발 중"이라며 "대한민국 시스템 반도체가 세계적인 경쟁력을 갖췄다는 것을 보여주겠다"고 밝혔다.
또한, 세이프 포럼에서 삼성전자와 국내외 파트너들은 2.5D/3D 칩렛 설계 기술, IP 포트폴리오, 설계를 검증하고 최적화하는 방법론 등 AI 반도체 설계 인프라를 집중 소개했다. 삼성전자는 지난달 실리콘밸리 미국 파운드리 포럼 행사에서 개최한 최첨단 패키지 협의체(Multi-Die Integration Alliance) 첫 워크숍 결과를 파트너사들과 공유하며, 첨단 공정기술과 설계 인프라, 패키지 기술을 활용한 차세대 고성능ㆍ고대역폭 반도체의 높은 구현 가능성을 강조했다.
이날 포럼에서는 디자인솔루션(DSP), 설계자산(IP), 설계자동화툴(EDA), 테스트∙패키징 (OSAT) 분야 총 35개 파트너사가 부스를 마련해 삼성의 파운드리 고객들을 지원하는 솔루션을 선보였다.
삼성전자는 지난 6월 12일(현지시간) "Empowering the AI Revolution"을 주제로 미국 실리콘 밸리에서 파운드리 포럼과 세이프 포럼을 개최한 바 있으며, 올해 하반기에는 일본과 유럽 지역에서도 행사를 개최할 계획이다.
이나리 기자(narilee@zdnet.co.kr)
Copyright © 지디넷코리아. 무단전재 및 재배포 금지.
- [단독] 현대차, 車반도체 개발 3나노까지 검토...삼성·TSMC 저울질
- 삼성전자, 차세대 메모리 테스터 도입...엑시콘·네오셈에 '러브콜'
- '깜짝 실적' 삼성전자, 年매출 2년만 300兆 이상 전망
- 삼성전자 2분기 '어닝 서프라이즈'…'반도체 훈풍' 강했다
- 배달앱 수수료 7.8%로 인하...'배민 상생안' 극적 합의
- '스무돌' 맞이한 지스타 2024…주요 게임사 대표 모였다
- 설마했는데…삼성전자, '4만전자' 됐다
- 경계 사라진 비즈니스...엔비디아·어도비 등 ‘빅테크 혁신 팁’ 푼다
- 이석우 두나무-마이클 케이시 DAIS 협회장 "블록체인 산업, 외부 의존도 낮춰야"
- 아파트 주차장서 또 벤츠 전기차 화재…이번엔 국내산 배터리