기초연 "차세대 극소형 반도체 소자 구현 성공"

"저전력 고성능 전자기기 개발 원천기술 기대"

차원 거울 쌍정 경계의 성장 및 이를 기반으로 한 대면적 2차원 반도체 집적회로 모식도. (IBS 제공)/뉴스1

(대전=뉴스1) 김태진 기자 = 국내 연구진이 차세대 극소형 반도체 소자를 구현했다. 이 기술은 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대되고 있다.

3일 기초과학연구원(IBS)에 따르면 조문호 반데르발스 양자 물질 연구단장 연구팀이 원자 크기 수준으로 작은 너비의 1차원 금속 물질에 2차원 반도체 기술을 적용해 새로운 구조의 극소형 반도체 소자를 구현하는 데 성공했다.

2차원 반도체 물질은 극도로 얇은 두께에서도 우수한 반도체 특성을 나타내 차세대 반도체 산업의 핵심 소재로 손꼽힌다. 다만 2차원 반도체 내 전자의 이동을 수 나노미터(㎚) 이하 크기의 극한까지 줄일 수 있는 공정 기술이 없어 이를 집적회로로 확장하는 건 불가능에 가까웠다.

기존 반도체 공정은 실리콘칩 표면에 원하는 패턴을 빛으로 그리는 리소그래피 공정을 통해 집적도를 결정한다.

이는 빛의 파장 크기로 미세하게 패턴을 그릴 수 있으나 원자 크기 정도의 극한으로 줄이는 건 기술적으로 불가능에 가까워 차세대 반도체 공정에선 그 한계를 극복할 수 있는 새 기술이 필요했다.

조문호 IBS 반데르발스 양자 물질 연구단장. /뉴스1

이에 연구팀은 2차원 반도체인 이황화 몰리브덴의 거울 쌍정 경계가 폭이 0.4㎚에 불과한 1차원 금속임에 영감을 얻어 이를 반도체 소자의 게이트 전극으로 활용하는 연구를 했다. 그리고 이를 통해 리소그래피 없이 게이트 길이가 원자 크기 수준인 1차원 금속 기반의 반도체 소자를 구현했다.

아울러 연구팀은 극소형 반도체 소자가 기반이 되는 논리 회로 구현에도 성공했다. 이 반도체 소자는 단순한 구조와 좁은 게이트 길이 덕분에 기존 전자장치 회로에 존재하는 '원치 않는' 정전 용량을 최소화할 수 있어 회로 성능을 크게 향상했다.

BIS는 연구팀의 이런 성과가 기초물질과학 측면에서도 중요한 의미가 있다고 설명했다. 합성된 1차원 거울 쌍정 경계는 수십 마이크로미터(㎛) 규모이고, 이는 균일하고 안정적인 1차원 금속상임을 처음으로 규명한 것이기 때문이다.

조 단장은 "반데르발스 에피 성장으로 구현한 1차원 금속상은 새로운 물질 공정으로서 초미세 반도체 공정에 적용해 향후 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대된다"고 말했다.

이번 연구 성과는 이날 국제 학술지 '네이처 나노테크놀로지'에도 게재됐다.

memory4444444@news1.kr