TSMC “2026년 하반기 1.6나노 공정 ‘A16’ 시작” 깜짝 발표.. AI반도체 생산 노린 듯

세계 최대 파운드리 업체 대만 TSMC가 2026년 하반기부터 1.6나노 공정을 통한 반도체 생산을 시작할 예정이라고 24일(현지시간) 밝혔다.

기존에 없던 1.6나노 공정을 깜짝 발표한 것은 인텔과 삼성전자 등을 따돌리려는 행보로 추정된다. 특히 이번 1.6나노 공정은 최근 수요가 급증하는 AI 반도체 고객을 타겟으로 하고 있다.

TSMC 공동 최고운영책임자(COO)인 Y.J. 미이는 이날 실리콘밸 산타클라라 컨벤션센터에서 열린 TSMC 테크놀로지 심포지엄에서 “새로운 칩 제조 기술인 ‘A16’이 2026년 하반기 생산에 들어간다”고 발표했다. 그는 “이 기술은 칩 뒷면에서 전력을 공급할 수 있어 인공지능 칩의 속도를 높일 수 있다”고 강조했다.

TSMC가 이날 공개한 A16 TM 기술은 1.6나노 공정 수준으로, 칩 뒷면을 통해서 전력을 공급하고 첨단 나노시트 트랜지스터를 탑재해 로직 밀도와 성능을 크게 향상시켰다. 이 회사는 그동안 2025년 2나노, 2027년 1.4나노 공정 생산 계획을 밝혀 왔는데, 1.6나노 공정 계획을 공개한 것은 이번이 처음이다.

삼성전자도 2025년 2나노, 2027년 1.4나노 공정 계획을 갖고 있으며, 1.6 나노 공정에 대해서는 발표한 적이 없었다. 인텔은 올해 하반기에 1.8나노 급인 18A 양산에 착수할 계획이다.

TSMC가 기존에 없던 1.6 나노 공정을 내놓은 것은 최근 급증하는 AI반도체 수요를 맞추기 위한 것으로 추정된다. TSMC에 따르면 A16은 복잡한 신호 경로와 고밀도 전력 공급 네트워크를 갖춘 HPC(고성능컴퓨터)에 이상적인 공정이다. TSMC의 N2P 공정에 비해 A16은 데이터 센터 제품에서 동일한 전력기준 8~10% 속도가 향상되고, 동일한 속도에서는 15~20% 전력이 감소한다. 뿐만 아니라 칩 밀도 역시 최대 1.1배 향상된다.

TSMC는 이외에도 시스템 온 웨이퍼(TSMC-SoW) 기술도 소개했다. 300mm 웨이퍼에 대규모 다이 어레이를 구현할 수 있는 기술로, 더 적은 데이터 센터 공간을 차지하면서 더 많은 컴퓨팅 성능을 제공할 수 있으며 전력대비 성능도 몇 배나 향상된다.

이외에도 TSMC는 N4C 기술, 실리콘 포토닉스 통합, 자동차 첨단 패키징 같은 솔루션을 행사에서 공개했다.

TSMC에 따르면 2024년은 TSMC가 북미 기술 심포지엄을 시작한지 30주년을 맞이하는 해로, 30년 전에는 100명 미만이었던 참석자 수가 2000명 이상으로 늘어났다.

C.C.웨이 TSMC CEO는 “우리는 인공지능이 데이터 센터뿐만 아니라 PC, 모바일 기기, 자동차, 심지어 사물 인터넷에서도 실행되는 인공지능 기반 세상에 접어들고 있다”면서 “TSMC는 세계에서 가장 진보된 실리콘부터 가장 광범위한 첨단 패키징 등 고객들이 AI 비전을 실현할 수 있도록 가장 포괄적인 기술을 제공하고 있다”고 말했다.

[실리콘밸리=이덕주 특파원]