삼성전자, 美 실리콘밸리에 '3D D램' R&D 조직 신설
전체 맥락을 이해하기 위해서는 본문 보기를 권장합니다.
삼성전자가 3차원(3D) D램 개발에 주력할 메모리 연구개발(R&D) 조직을 만들어 미래 반도체 시장에서 차별화된 기술 경쟁력 확보에 나섰다.
28일 업계에 따르면 삼성전자는 미국 실리콘밸리에 있는 반도체 미주총괄(DSA)에 최첨단 메모리 연구개발 조직을 만들었다.
삼성전자는 지난해 '메모리 테크데이' 행사에서 차세대 10나노 이하 D램에서 기존 2D 평면이 아닌 3D 신구조를 도입할 계획을 밝힌 바 있다.
이 글자크기로 변경됩니다.
(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.
삼성전자가 3차원(3D) D램 개발에 주력할 메모리 연구개발(R&D) 조직을 만들어 미래 반도체 시장에서 차별화된 기술 경쟁력 확보에 나섰다.
28일 업계에 따르면 삼성전자는 미국 실리콘밸리에 있는 반도체 미주총괄(DSA)에 최첨단 메모리 연구개발 조직을 만들었다.
이 조직은 3D D램을 선제적으로 연구하고 개발하는 역할을 맡는다. 실리콘밸리 우수 인력을 적극 영입하고 다양한 반도체 생태계와 협력한다는 구상이다.
현재 D램은 평평한 면에 수백 억 개의 기억 소자를 배열하는 2D 구조다. 3D D램은 칩 안에 있는 기억 소자를 아파트처럼 세로로 쌓는 개념이다. 낸드플래시가 3D 적층으로 발전한 것과 같은 개념이다.
트랜지스터를 수직으로 적층한다면 회로 축소 부담을 덜 수 있을 뿐만 아니라 용량을 크게 늘릴 수 있어 메모리 업계가 기술 선점을 위해 전력을 기울이고 있다.
셀을 수평으로 눕혀 위로 쌓아 올리는 방식, 셀 구조를 2단으로 쌓는 버티컬 방식 등 다양한 방식이 연구 중이다.
삼성전자는 지난해 '메모리 테크데이' 행사에서 차세대 10나노 이하 D램에서 기존 2D 평면이 아닌 3D 신구조를 도입할 계획을 밝힌 바 있다. 칩 면적을 줄여야 하는 한계를 3D 수직 구조로 극복하고 성능도 향상해 1개 칩에서 용량을 100기가바이트(GB) 이상 늘린다는 계획이다.
김영호 기자 lloydmind@etnews.com
Copyright © 전자신문. 무단전재 및 재배포 금지.
- 국내 자율주행차, 기업간 판매 가능해진다
- 여야, 민생 법안 두고 대격돌 예고… 민주당, 尹 '관권선거' 고발 시사도
- 오픈AI-삼성·SK, AI 반도체 얼라이언스 구축·투자 논의
- 에기평, 경평 낙제에 수장 공백까지...흔들리는 에너지 R&D
- 지2터치 “中 토레드와 협력으로 제2 도약…고객·제품 확장 추진”
- 현대차, 차세대 2.5ℓ HEV 시스템 '팰리세이드' 후속에 첫 탑재
- 삼성·LG전자, 사이니지 '클라우드 생태계 전쟁' 닻 올린다
- 대우루컴즈, 공공조달 PC 1위 ...국산 3대 업체 시장점유율은 낮아져
- [4·10 출사표] 조오섭 더불어민주당 의원 “총선으로 尹 독선 심판해야… 탈당은 역사 부정행위
- 스테이지엑스·마이모바일 주파수경매 쟁탈전 가열