2나노 반도체 경쟁…‘차세대 장비’ 선점한 인텔

미세공정에 필수 ASML의 장비
연간 생산 10대 중 6대 먼저 인도
삼성은 2025년 남는 물량 받을 듯
일각 “장비에 기술력 뒷받침돼야”

미국 반도체 업체 인텔이 삼성전자·TSMC를 제치고 2㎚(나노미터·10억분의 1ｍ) 반도체 제조 공정에 필수적인 차세대 장비를 가장 먼저 확보했다. 글로벌 파운드리(반도체 위탁생산) 업계는 생성형 인공지능(AI)의 등장으로 급격히 증가한 고성능 컴퓨팅 수요를 먼저 낚아채기 위해 치열한 기술 레이스를 벌이고 있다. 대당 수천억원에 달하는 장비를 언제 인도받느냐에 따라 초미세 반도체 양산 시점이 좌우돼 삼성전자·TSMC도 도입 경쟁에 적극 나서고 있다.

네덜란드 반도체 장비업체 ASML은 21일(현지시간) “최초로 극자외선(EUV) 공정 장비인 ‘하이 뉴메리컬어퍼처(NA)’를 인텔에 배송한다”고 밝혔다. 이 장비는 미국 오리건에 위치한 인텔 ‘DX1 팹’에 적용될 예정이며 몇달에 걸쳐 설치 작업이 이뤄진다. 하이 NA는 2나노 이하 반도체 제조에 필수적인 장비다. 노광공정(웨이퍼에 회로 패턴을 새기는 작업)에 쓰이는 렌즈 해상도를 기존 EUV보다 높여 더 정밀하고 미세하게 패턴을 새길 수 있다. 장비 1대의 가격은 4000억~5000억원 수준이다. 기존 EUV 장비로도 2나노 이하 초미세공정이 불가능한 건 아니지만 수율과 비용 등을 고려하면 하이 NA로 생산하는 게 훨씬 효율적이다.

최근 AI 산업이 급격히 발전하면서 반도체 성능이 갈수록 중요해지고 있다. AI 모델을 훈련하기 위해서는 천문학적인 분량의 데이터 연산이 필요하기 때문이다. 반도체에서 아주 미세한 나노 단위의 선폭 차이가 막대한 비용 절감 효과를 불러온다. 2나노 반도체는 3나노 제품에 비해 전력 효율은 약 25%, 성능은 약 12% 월등한 것으로 추정된다.

파운드리 업계는 애플·퀄컴·엔비디아 같은 팹리스(반도체 설계기업) 고객을 먼저 확보하기 위해 미세공정 레이스에 돌입했다. 삼성전자는 지난해 6월 세계 최초로 게이트올어라운드(GAA) 구조를 적용한 3나노 제품 양산을 시작한 데 이어 2025년 2나노, 2027년에는 1.4나노 공정을 거쳐 칩을 생산할 계획이다. TSMC도 지난해 12월 3나노 공정으로 제품 양산에 들어갔다. 2025년에는 2나노, 2028년에는 1나노 공정을 목표로 한다.

ASML의 하이 NA 생산 능력은 연간 10대 정도다. 인텔이 6대를 먼저 받은 상황에서 삼성전자·TSMC가 남는 물량을 인수하게 된다. 삼성전자는 5대의 하이 NA를 주문한 것으로 알려졌는데 납품 시점은 2025년 무렵이 될 것으로 보인다.

인텔은 파운드리 업계에서 후발주자에 속한다. 하지만 삼성전자·TSMC보다 빠른 2024년 2나노에 진입하고, 2025년 1.8나노를 선보일 방침이다. 업계 관계자는 “반도체 장비를 사와서 전원을 켠다고 바로 웨이퍼가 만들어지지 않는다”며 “장비를 받는 시점도 중요하지만 기술력과 노하우가 뒷받침돼야 한다”고 말했다.

김상범 기자 ksb1231@kyunghyang.com