[종목이슈] 네패스, 갤럭시S24 온디바이스AI 기대↑

AI 반도체, 온디바이스AI 등 사업 영역 확대 중

[아이뉴스24 고종민 기자] 스마트폰 업황 부진과 수율 문제로 올해 최악의 시기를 지나고 있는 네패스가 온디바이스AI 열풍에 따른 AI스마트폰의 숨은 수혜주로 꼽히고 있다.

내년 스마트폰 시장이 드라마틱한 성장을 기대하긴 어렵지만 고객사인 삼성전자의 '갤럭시24' 흥행 여부에 따라 실적 반등이 가능할 것이란 기대다. 삼성전자가 갤럭시S24시리즈 일부 라인에 온디바이스AI칩으로 내세우는 엑시노스2400의 탑재를 계획하고 있으며, 네패스의 삼성전자향 PMIC 패키징 수요도 증가할 것이란 관측이다.

또한 네패스는 올해 들어 사피온 등과 NPU ′칩렛 이종집적 초고성능 AI 반도체 개발′ 국책 과제를 수행하고 5세대(5G) 이동통신·사물인터넷(IoT)·온디바이스인공지능(AI) 통합 하드웨어(HW) 플랫폼 기술을 하는 등 사업 영역 확장에 집중하고 있다.

네패스가 내년 출시될 갤럭시24에 적용될 엑시노스2400의 적용 규모에 따라 실적에 영향을 받을 전망이다. 또한 NPU, 온디바이스AI 등 자사 패키징, 검사 역량을 활용한 사업 영역 확장에도 박차를 가하고 있다. [사진=네패스]

◇ 네패스 실적 반등 여부 ‘갤럭시S24 엑시노스2400 탑재량 연동’

28일 IT업계와 금융투자업계에 따르면 네패스는 삼성전자 모바일 애플리케이션 프로세서용 전력관리(PMIC, FI-WLP·Test), 디스플레이 구동칩(DDI, FI-WLP·Test), 애플리케이션 프로세서(AP, Test) 등을 패키징·테스트를 하고 있다. 가장 큰 매출액을 차지하는 PMIC는 스마트폰당 약 5∼10개 정도를 탑재하며 AP와 출하량이 크게 연동되는 것으로 알려졌다. 네패스의 PMIC 매출액이 삼성전자의 엑시노스 출하량에 영향을 받는 셈이다.

삼성전자는 지난달 5일 ‘삼성 LSI 테크데이 2030′에서 자체 AP 엑시노스 2400을 공개했다. 삼성전자는 엑시노스 2400이 전작 대비 CPU(중앙처리장치) 성능은 1.7배, AI 성능은 14.7배 향상됐다고 설명했다. 전작인 엑시노스 2200이 발열 논란으로 갤럭시22 시리즈에서 퀄컴의 스냅드래곤과 국가별 교차 탑재됐고, 갤럭시S23은 탑재되지 못했다. 갤럭시S23 시리즈는 스냅드래곤 8 Gen2 프로세서를 전량 탑재했다. 퀄컴은 매년 칩셋의 공급가를 인상하고 있어, 스마트폰 기기의 원가가 상승할 수 밖에 없었다.

엑시노스2300은 개발 단계에서 출시되지 못했다. 삼성전자 입장에서 엑시노스2400의 갤럭시S24 적용은 많은 의미를 담고 있다. 업계에선 갤럭시S24 일반모델과 플러스 모델에 엑시노스2400과 퀄컴 스냅드래곤, 울트라모델은 스냅드래곤 단독 탑재를 예상한다.

엑시노스2400 탑재량이 늘수록 삼성 PMIC 탑재량이 늘어날 수 있으며, 네패스의 삼성 PMIC 패키징 물량도 늘어나는 구조다.

또한 삼성이 차세대 중저가 세그먼트 스마트폰에 엑시노스1430와 엑시노스1480를 적용할 계획이다.

IT 업계 관계자는 “엑시노스2400이 갤럭시S24시리즈를 비롯해 삼성 중저가폰·중국 스마트폰향 공급으로 모델을 확대한다면 네패스의 PMIC 물량도 연동돼 증가할 수 있을 것”이라며 “올해까진 실적 부진을 예상하며 내년이 턴어라운드를 가늠할 수 있는 시기”라고 설명했다.

또 네패스는 올해 들어 국책 과제를 통해 NPU(Neural Processing Unit, 신경망처리장치)와 '온 디바이스 AI' 플랫폼 분야로도 돌파구를 마련하고 있다. 네패스, 사피온, 포항공대, 광주과학기술원(GIST) 등이 과학기술정통부로부터 '칩렛 이종 집적 초고성능 인공지능(AI) 반도체 개발' 과제로 선정됐다. SK 자회사인 사피온이 AI 용 NPU(Neural Processing Unit, 신경망처리장치)를 개발하고 네패스는 FOPLP(Fan-out Panael Level Packaging), nSiP(System in Packaging) 등의 첨단 후공정 플랫폼을 제공한다.

또한 네패스는 한국전자기술연구원(KETI) 주관의 ‘5G 기반 IoT 핵심기술 연구개발(R&D)’을 통해 AI 추론에 활용되는 다수의 상용화 칩과 드론·로봇 통신용 5G 모듈을 패키징하는 온디바이스 하드웨어 플랫폼 기술을 확보했다.

◇ 퀄컴향 FO-PLP 패키징 주춤…2024년 양산 안정화 필수

네패스는 자회사 네패스라웨를 통해 북미 고객사 퀄컴과 PMIC 패키징·테스트 사업을 진행해 왔다. 네패스라웨는 지난 2020년 2월 네패스가 팬아웃-패널레벨패키지(FO-PLP) 사업부문을 물적분할해 신설한 회사이며 지난해 3분기 퀄컴의 퀄컴 PMIC 패키징 퀄(고객사 인증)을 받은 바 있다.

네패스는 퀄컴의 지배력을 감안해, 네패스라웨의 대규모 설비 투자(약 3800억원)를 진행했으나 낮은 수율, 불량품 다량 발생 등 생산 기술 난제를 이유로 일부 계약 해지를 당했다. 퀄컴의 PMIC 패키징을 넘어 AP인 스냅드래곤 패키징 까지 가는 계획이 난항을 겪게된 것이다.

문제는 FO-PLP 공정의 난이도다. 팬아웃은 패키징 전 단계인 반도체 칩(Die)에서 입출력(I/O) 단자 배선을 바깥으로 빼 패키지 단까지 I/O를 늘리는 기술로 알려졌다. 기판 위에서 패키지 재배선(RDL)이 이뤄지는 만큼, 값비싼 반도체 패키지 인쇄회로기판(PCB)이 필요 없다. 패널레벨패키지는 네모난 지지 패널 위로 웨이퍼 칩 다이를 잘라서 올려놓고 패키지 RDL 작업을 한다. 사각형 패널은 원형 대비 버리는 테두리를 최소화할 수 있다.

네패스가 청안 공장에 도입한 FO-PLP 공정은 600㎜ 정사각형 패널을 활용해 12인치(300㎜) 원형 웨이퍼 한 장 대비 약 5배 많은 칩(다이)을 생산할 수 있는 것으로 알려졌다. 고객사 입장에서는 PMIC의 높은 생산성을 확보, 시장 경쟁력을 갖출 수 있을 것으로 보인다. 보통 PLP는 WLP 방식보다 생산성을 96% 높일 것으로 전망된다.

다만 기존 웨이퍼 장비는 공정 적용을 할 수 없으며 패널 사이즈의 표준화가 이뤄져 있지 않다. 각 PLP 공정에 맞는 전용장비가 필요하며 제조 설비 가격이 기존 웨이퍼 대비 비싼 것으로 알려졌다.

또한 공정 상으로도 라인앤스페이스(L/S) 집적도의 어려움, 열공정 중 패널의 뒤틀림 현상 등 기술적 이슈가 발생하기도 하는 등 공정 난이도가 높다. 네패스아웨는 퀄컴의 PMIC 패키징을 시작으로 AP까지 FO-PLP 생산을 확대할 계획이었지만 아직 양산 과정에서 어려움을 겪고 있다.

시장에선 우려의 목소리를 내고 있지만 회사 내부에선 아직 FO-PLP 공정의 가능성을 두고 투자를 진행하고 있다. 실제 차세대 공정은 많은 시행 착오 끝에 양산 수율 확보 과정을 겪으며, 고객사의 기준치를 넘어야 본격적인 사업을 진행할 수 있다. 네패스는 이 같은 과정이라는 판단하에 기술 투자에 집중하고 있는 상황이다.

대표적인 사례가 첨단 팬아웃 패키징에 고가의 폴리이미드(PI)를 대체할 수 있는 기술 개발이다. 네패스라웨는 지난 8월 기존 몰딩 공법만으로 팬아웃-패널레벨패키지(FO-PLP)를 구현했다고 발표했다. 이를 반도체 칩으로 구현, 미국 아날로그·차량용 반도체 전문 기업에 샘플을 공급하기 시작했다. 네패스라웨가 구현한 공법은 QFN(Quad Flat Non-Leaded, 리드를 없앤 형태)과 같은 기존 몰딩 패키징 기술로 FO-PLP를 구현, 공정을 단순화하고 생산성을 높일 수 있다.

/고종민 기자(kjm@inews24.com)