채주형 광운대 교수팀, 회로설계기술 개발...DRAM 테스트 신뢰도↑

광운대학교는 최근 채주형 전자통신공학과 교수 연구팀이 DRAM 양산 테스트 과정 중 하나인 저속 웨이퍼 테스트 신뢰성을 높이기 위한 회로설계기술을 개발했다고 6일 밝혔다.

웨이퍼 테스트에서는 DRAM 셀과 회로의 불량을 검출한다. 이를 위해 측정 장비와 DRAM 셀 사이의 안정적인 테스트 패턴 및 결과가 상호 송수신되어야 한다. 송수신 회로가 테스트 중 오동작을 일으키면 테스트의 신뢰성이 하락하고 잘못된 결과를 산출할 수 있다.

DRAM I/O 회로는 일반적으로 고속으로 동작하기 때문에 설계·검증 단계에서 고속 동작에 초점을 맞춘다. 따라서 저속 웨이퍼 테스트에서는 예기치 못한 불량이 발생할 수 있다.

채 교수팀은 테스트 경로 상 고속 동작을 위한 클럭 기반 샘플러에서 발생하는 저속 불량 현상을 개선하기 위해 독자적인 회로설계기술을 개발했다.

채 교수는 "우리 연구진은 CMOS 공정을 활용했다. 새롭게 개발한 회로설계기술을 적용해 프로토타입 IC 칩을 제작하고 오동작 현상을 재현 및 개선하는데 성공했다"며 "앞으로도 다양한 회로 테스트의 신뢰성을 향상하는 연구를 이어갈 것"이라고 말했다.

한편 이번 연구는 △과학기술정보통신부와 정보통신기획평가원(IITP)의 'PIM 인공지능반도체 핵심기술개발 사업' △한국연구재단(NRF)의 '무선이동체 미래선도 핵심기술개발사업' △광운대의 '우수연구자지원사업' 등의 지원을 받아 수행됐다.

연구결과는 국제학술지 'IEEE Transactions on Instrumentation and Measurement'(JCR: 86.5%, IF: 5.6)에 'Design of Clocked Comparator Preventing Bit Errors to Improve Reliability of Low-Speed DRAM Measurement'라는 제목으로 게재됐다.

채주형 광운대 교수팀의 연구자료 이미지./사진제공=광운대

권태혁 기자 taehkd@mt.co.kr