‘삼성 파운드리 포럼 2023′ 유럽서 열려… 최첨단 공정 로드맵 공개

최지희 기자 2023. 10. 19. 20:00
자동요약 기사 제목과 주요 문장을 기반으로 자동요약한 결과입니다.
전체 맥락을 이해하기 위해서는 본문 보기를 권장합니다.

삼성전자가 19일(현지시각) 글로벌 자동차 산업의 메카인 독일 뮌헨에서 '삼성 파운드리 포럼 2023'을 개최했다.

삼성전자는 최첨단 공정 로드맵과 자동차 전장 등 응용처별 파운드리 전략을 공개했다.

삼성전자는 2026년까지 최첨단 2나노 전장 솔루션 양산 준비를 완료하고, 차세대 eMRAM(내장형 MRAM)과 8인치 BCD 공정 포트폴리오를 확대할 계획이라고 밝혔다.

음성재생 설정
번역beta Translated by kaka i
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.

업계 최초 5나노 eMRAM 개발 계획 밝혀
“2025년 90나노 BCD 공정 개발”
최첨단 패키지 협의체서 2.5D·3D 패키지 개발
최시영 삼성전자 파운드리사업부 사장이 지난 6월 미국 실리콘밸리에서 열린 '삼성 파운드리 포럼 2023'에서 기조연설을 하고 있다. /삼성전자 제공

삼성전자가 19일(현지시각) 글로벌 자동차 산업의 메카인 독일 뮌헨에서 ‘삼성 파운드리 포럼 2023’을 개최했다. 삼성전자는 최첨단 공정 로드맵과 자동차 전장 등 응용처별 파운드리 전략을 공개했다.

이날 삼성전자는 최첨단 2나노(1나노=10억분의 1m) 공정부터 8인치 웨이퍼를 활용한 레거시(구형) 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였다. 세이프(SAFE·Samsung Advanced Foundry Ecosystem) 파트너들은 부스 전시로 최신 파운드리 기술 트렌드와 향후 발전 방향을 공유했다.

삼성전자는 “지난 9월 초 독일에서 열린 IAA 모빌리티 행사에 이어 이번 포럼에서도 유럽 고객과의 협력을 확대하며 전장 분야 핵심 파트너로서의 입지를 강화해 나가고 있다”고 전했다.

최시영 삼성전자 파운드리사업부 사장은 “차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, 마이크로 컨트롤러 유닛(MCU) 등을 고객 요구에 맞춰 양산해 나갈 계획”이라며 “삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것”이라고 말했다.

◇ 전장 솔루션 포트폴리오 확대

삼성전자는 2026년까지 최첨단 2나노 전장 솔루션 양산 준비를 완료하고, 차세대 eMRAM(내장형 MRAM)과 8인치 BCD 공정 포트폴리오를 확대할 계획이라고 밝혔다. BCD 공정은 아날로그·디지털 신호제어, 고전압 관리 트랜지스터를 하나의 칩에 구현한 것으로, 주로 전력 반도체를 생산하는 데 활용된다.

삼성전자는 이번 포럼에서 업계 최초로 5나노 eMRAM 개발 계획을 밝히는 등 차세대 전장 파운드리 기술을 선도하겠다는 포부를 밝혔다. eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작하는 전장용 차세대 핵심 메모리 반도체이다.

삼성전자는 2019년 업계 최초로 28나노 완전공핍형 실리콘 온 인슐레이터(FD-SOI) 공정 기반 eMRAM을 탑재한 제품을 양산했다. FD-SOI는 실리콘 웨이퍼 위에 전기가 통하지 않는 절연막을 형성하고 그 위에 트랜지스터를 구성하는 기술로, 누설 전류를 크게 줄일 수 있다. 여기에 이어 내년 완료를 목표로, 자동차 부품 협회 기준인 ‘AEC-Q100 Grade 1′에 맞춰 핀펫(FinFET) 공정 기반 14나노 eMRAM을 개발 중이다.

또 2026년 8나노·2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우, 이전 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 삼성전자는 내다봤다.

삼성전자는 8인치 BCD 공정 포트폴리오도 강화한다. 현재 양산 중인 130나노 전장 BCD 공정을 2025년 90나노까지 확대한다. 90나노 전장 BCD 공정은 130나노 대비 칩 면적이 약 20% 줄어들 수 있다.

또한 전력 반도체 성능을 향상시키는 DTI(Deep Trench Isolation) 기술을 활용해 전장향 솔루션에 적용되는 고전압을 기존 70볼트에서 120볼트로 높일 예정이다. DTI는 트랜지스터 사이의 간격을 줄이고 전류 누출과 과전류로 인한 소자 특성 저하 현상을 개선시키는 기술이다. 아울러 삼성전자는 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 2025년 제공할 계획이다.

◇ 20개 파트너와 최첨단 패키지 협의체 구축

삼성전자는 SAFE 파트너, 메모리, 패키지 기판, 테스트 전문 기업 등 20개 파트너와 함께 최첨단 패키지 협의체 MDI(Multi Die Integration) 얼라이언스를 구축했다. 삼성전자는 최첨단 패키지 협의체를 주도하며 전장과 고성능 컴퓨팅(HPC) 등 응용처별 차별화된 2.5D, 3D 패키지 솔루션을 개발해 나갈 예정이다.

앞서 삼성전자는 이번 독일과 미국(6월), 한국(7월)을 포함해 지난 17일 일본에서 ‘삼성 파운드리 포럼 2023′을 개최했다. 오프라인 행사에 참석하지 못한 글로벌 고객을 위해 삼성전자는 다음달 2일부터 연말까지 삼성전자 반도체 공식 홈페이지에 행사 내용을 공개할 계획이다.

- Copyright ⓒ 조선비즈 & Chosun.com -

Copyright © 조선비즈. 무단전재 및 재배포 금지.

이 기사에 대해 어떻게 생각하시나요?