전장 파운드리 공략나선 삼성전자, "2027년 5나노 eMRAM 개발"

(서울=뉴스1) = 최시영 삼성전자 파운드리사업부 사장이 4일 서울 강남구 삼성동 코엑스에서 열린 '삼성 파운드리/SAFE 포럼'에서 기조연설을 하고 있다. (삼성전자 제공) 2023.7.4/뉴스1 Copyright (C) 뉴스1. All rights reserved. 무단 전재 및 재배포 금지.

"2027년까지 5나노 eMRAM를 개발한다"

삼성전자가 19일(현지시간) 독일 뮌헨에서 '삼상 파운드리 포럼 2023'을 개최하고, 최첨단 공정 로드맵과 전장 등 응용처별 파운드리 전략을 공개했다. 이버 포럼에서 삼성전자는 업계 최초로 5나노 eMRAM 개발 계획을 밝혔다. eMRAM(embedded Magnetic Random Access Memory, 내장형 MRAM)은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작하는 전장용 차세대 핵심 메모리 반도체다.

이날 삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르는 다양한 맞춤형 솔루션을 선보였다.

삼성전자 파운드리사업부 최시영 사장은 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, MCU(Micro Controller Unit) 등을 고객 요구에 맞춰 양산해 나갈 계획"이라며 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것"이라고 밝혔다.

삼성전자는 전장 솔루션 포트폴리오 확대를 위한 구체적 로드맵도 제시했다. 최첨단 2나노 전장 솔루션 양산 준비를 2026년 완료하고, 차세대 eMRAM과 8인치 BCD 공정 포트폴리오를 확대할 계획이다. BCD 공정은 Bipolar(아날로그 신호제어), CMOS(디지털 신호제어), DMOS(고전압 관리) 트랜지스터를 하나의 칩에 구현한 것으로, 주로 전력 반도체 생산에 활용된다.

삼성전자는 2019년 업계 최초로 28나노 FD-SOI(실리콘 웨이퍼 위에 절연막을 형성하고 그 위에 트랜지스터를 구성하는 기술) 공정 기반 eMRAM을 탑재한 제품을 양산한 바 있으며, 현재 2024년 완료를 목표로 핀펫(FinFET) 공정 기반 14나노 eMRAM을 개발 중이다. 삼성전자는 2026년 8나노·2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 삼성전자는 8나노 eMRAM의 경우, 이전 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 기대된다고 밝혔다.

8인치 BCD 공정 포트폴리오도 강화한다. 삼성전자는 현재 양산중인 130나노 전장 BCD 공정을 2025년 90나노까지 확대할 계획이다. 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.

또, 전력반도체 성능을 향상시키는 기술인 DTI(Deep Trench Isolation) 기술을 활용해 전장향 솔루션에 적용되는 고전압을 기존 70볼트(Volt)에서 120볼트로 높일 예정이며, 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 2025년 제공할 계획이다.

한편, 삼성전자는 이번 독일과 미국(6월), 한국(7월) 외 지난 17일 일본에서도 '삼성 파운드리 포럼 2023'을 개최했다. 오프라인 행사에 참석하지 못한 글로벌 고객을 위해 11월 2일부터 올해 말까지 삼성전자 반도체 공식 홈페이지에 행사 내용을 공개할 계획이다.

임동욱 기자 dwlim@mt.co.kr