삼성전자 "11나노급 D램·1000단 V낸드 시대 주도할 것"

이정배 삼성전자 메모리사업부장(사장). 삼성전자 제공

이정배 삼성전자 메모리사업부장(사장)이 10나노 이하 3D D램과 1000단 수준의 낸드플래시처럼 집적도를 '초격차' 수준으로 높이는 메모리반도체를 개발하기 위한 신물질 연구·개발(R&D)과 구조 혁신에서 성과를 조만간 공개할 예정이라고 밝혔다.

아울러 맞춤형 고대역폭메모리(HBM)와 프로세싱 인 메모리(PIM) 등 고성능 솔루션 라인업을 늘려 생성형 인공지능(AI)과 같은 신규 시장을 개척하겠다는 전략도 내놓았다.

이 사장은 17일 삼성전자 반도체 뉴스룸에 올린 '삼성 메모리의 혁신, 무한한 가능성을 열다'라는 제목의 기고문에서 "앞으로 다가올 10나노 이하 D램과 1000단 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다"며 이같이 밝혔다.

이번 기고문은 오는 20일(현지시간) 미국 실리콘밸리서 열리는 '삼성 메모리 테크 데이 2023'에 앞서 삼성전자 메모리 반도체 사업 비전을 소개하기 위한 것이다.

이 사장은 기고문에서 메모리의 주요 응용처로 데이터센터와 AI에 주목했다. 그는 "메모리 응용처가 확대되는 흐름 속에서 요구사항도 변화하고 있다"며 "방대한 데이터를 빠르게 처리하면서 총소유 비용도 절감할 수 있는 고성능, 고용량, 저전력 메모리가 요구되고 있다"고 짚었다.

이를 위해 삼성전자는 한계에 도전하는 기술 혁신은 물론 선단 공정 및 고부가 제품 생산 비중 확대와 R&D 투자 강화를 기반으로 사업을 지속해 나간다는 방침이다. 이 사장은 "D램은 3D 적층 구조와 신물질을 연구 개발하고 있으며, V낸드는 단수를 늘리면서도 높이는 줄이고 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 강점을 고도화할 것"이라고 말했다.

이어 "V낸드의 입·출력 스피드를 극대화하기 위해 신구조 도입을 준비하는 등 새로운 가치 창출을 위한 차세대 혁신 기술을 착실히 개발 중"이라고 언급했다.

그는 또 "현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성할 것"이라며 "9세대 V낸드(280단 이상)는 더블 스택 구조로 구현할 수 있는 최고 단수를 개발 중이며, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 덧붙였다.

최근 시장의 관심을 끌고 있는 HBM에서도 다년간의 양산 경험을 통해 검증된 기술력과 다양한 고객과의 파트너십을 적극 활용해 최고 성능을 제공하고, 향후 고객 맞춤형 HBM 제품까지 확장하는 등 최상의 솔루션을 공급한다는 계획이라고 소개했다. 또 메모리의 병목현상 개선을 위해 데이터 연산 기능을 메모리 칩 내부 혹은 모듈 레벨에서 구현하는 PIM, PNM(프로세싱 니어 메모리) 기술을 HBM, CMM(CXL 메모리 모듈) 등의 제품에 적용하는 등 신규 솔루션 개발도 강화한다는 전략이다.

이 사장은 "미래 준비를 위한 투자는 지속하면서, 수요 변동성과 메모리 제품의 긴 생산 리드 타임을 극복하기 위해 메모리 라인 운영을 고도화해 나갈 것"이라며 "고객, 파트너사와의 협력을 확대해 상품기획, 기술개발, 품질 전반에 걸쳐 새로운 제품과 시장을 개척해 나가겠다"고 밝혔다. 전혜인기자 hye@dt.co.kr