“11나노 D램과 9세대 V낸드로 삼성이 선도할 것”

이정배 삼성전자 메모리사업부장 기고
“10나노 이하 D램과 1000단 낸드 준비”
“미래 선점 위해 R&D 투자 강화할 것”

[이데일리 김응열 기자] 이정배 삼성전자(005930) 메모리사업부장 사장이 현재 개발 중인 11나노급 D램과 9세대 V낸드 등 차세대 메모리 제품으로 업계를 선도하겠다는 의지를 드러냈다.

이 사장은 17일 자사의 뉴스룸에 올린 기고문에서 “현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성할 것”이라며 “9세대 V낸드는 더블 스택(Double Stack) 구조로 구현할 수 있는 최고 단수를 개발 중으로 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다”고 설명했다.

이정배 삼성전자 메모리사업부장 사장. (사진=삼성전자)

더 나아가 차세대 제품 개발을 위한 계획도 언급했다. 그는 “다가올 10나노 이하 D램과 1000단 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다”며 “D램은 3D 적층 구조와 신물질을 연구개발하고 있으며 V낸드는 단수를 지속 늘리면서도 높이는 줄이고 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현할 것”이라고 강조했다.

아울러 메모리 대역폭과 용량을 확장하는 CMM(CXL Memory Module) 등 새로운 인터페이스, 고대역폭메모리(HBM) 5세대 제품인 HBM3E 등 고용량·고성능 제품도 예고했다. PIM(Processing-in-Memory), PNM(Processing-near-Memory) 등 데이터 연산이 가능한 메모리 기술도 언급하며 새로운 메모리 솔루션을 발굴하고 관련 시장을 열겠다는 포부도 밝혔다.

이 사장은 “PIM·PNM 기술을 HBM, CMM 등의 제품에 적용해 데이터 연산 능력을 획기적으로 개선하는 동시에 전력 효율을 높일 것”이라고 말했다.

미래 시장을 주도하기 위해 고부가 제품과 선단 공정 생산 비중을 늘리고 연구개발(R&D) 투자도 강화한다. 이 사장은 “고부가 제품과 선단 공정의 생산 비중을 높이고 초거대 AI 등 신규 응용처에 대한 메모리 수요에 적기 대응해 사업의 가치를 높이는 데에 집중하고 있다”며 “투자는 지속하면서 수요 변동성과 메모리 제품의 긴 생산 리드 타임(Lead time)을 극복하기 위해 메모리 라인 운영을 고도화할 것”이라고 했다.

이어 “메모리 사업을 시작한 기흥캠퍼스에 첨단 반도체 R&D 라인을 구축하는 등 미래를 위한 투자를 이어갈 것”이라고 덧붙였다.

고객사나 파트너사와의 협력 관계도 굳건히 다진다. HBM만 하더라도 고객사 확보가 필요한 수주형 제품이다. 이 사장은 “예컨대 클라우드 서비스 및 세트, 칩셋, 소프트웨어 업체와 함께 제품 사양 정의 단계부터 시작해 데이터 전송 속도 지연 최소화, 대역폭 극대화 구현과 획기적인 전력 효율 향상 등 차세대 메모리 솔루션의 공동 개발을 확대할 것”이라며 “고객·파트너사와 협력해 상품기획과 기술개발, 품질 전반에 걸쳐 새로운 제품과 시장을 개척할 것”이라고 강조했다.

김응열 (keynews@edaily.co.kr)