“삼성이 10나노 이하 D램, 1000단 낸드 주도”…반도체 1등 기업의 자신감

3D D램과 V낸드의 신구조 위한 혁신 지속 노력
11나노급 D램의 경우 업계 최대 수준 집적도 달성
최근 9세대 V낸드 최고 단수로 개발, 내년 초 양산
20일, 미국서 ‘삼성 메모리 테크 데이 2023’ 개최

[헤럴드경제=김지헌 기자] 글로벌 메모리 반도체 시장을 이끄는 삼성전자가 10나노미터(1나노미터는 10억분의 1m) 이하 D램, 1000단 낸드 플래시 등 최첨단 칩 시대를 주도할 것이라고 강조했다. 올 3분기 기점으로 회복 양상을 보이는 반도체 시장 선점을 위한 첨단 메모리 칩의 연구개발에 속도를 더욱 올리겠다는 각오로 풀이된다.

이정배 삼성전자 DS(디바이스솔루션) 부문 메모리사업부장 사장은 17일 삼성전자 뉴스룸 기고문을 통해 “앞으로 다가올 10나노 이하 D램과 1000단 V낸드(삼성이 개발한 3차원 수직 구조로 쌓은 낸드) 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다”며 “새로운 가치 창출을 위한 차세대 혁신 기술을 착실히 개발 중”이라고 전했다.

그는 “D램의 경우 3차원(D) 적층 구조와 신물질을 연구개발하고 있으며, 낸드플래시의 경우 단수를 계속 늘리면서도 높이는 줄이고, 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 경쟁력을 강화하고 있다”고 밝혔다. 또 칩의 속도를 끌어올리기 위해 V낸드의 입출력(I/O) 스피드를 극대화하는 칩의 새로운 구조 역시 도입 준비 중이라고 전했다.

이 사장은 “삼성전자가 현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성할 것”이라며 “최근 9세대 V낸드는 더블 스택(낸드 플래시를 두 번에 나눠 제작한 뒤 결합하는 방법) 구조로 구현할 수 있는 최고 단수를 개발 중으로, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다”고 전했다.

상반기까지 바닥을 찍었던 삼성 메모리 실적은 하반기 들어 반등세를 보이고 있다. 이를 바탕으로 내년 본격화될 업사이클을 준비하기 위한 연구개발에 한창이란 후문이다. 최근 삼성전자는 3분기 잠정실적 발표를 통해 조 단위 영업이익 회복을 알렸다. 반도체 사업은 3분기까지 누적 적자가 10조원 이상이 될 것으로 예상되지만, D램의 경우 4분기부터 ‘깜짝 흑자 전환’을 관측하는 목소리가 곳곳에서 나온다.

삼성전자가 업계 최초로 개발한 12나노급 32Gb(기가 비트) DDR5 D램 [삼성전자 제공]

세계 최대 규모의 반도체 공장인 삼성전자 평택캠퍼스 전경.[삼성전자 제공]

이 같은 흐름에 맞춰 삼성전자는 미래형 메모리 제품 출시를 확대하고 있다. 최근에는 업계 최고 용량인 32Gb(기가비트) DDR5(더블데이터레이트5) D램 개발에 성공했다. 향후 고용량 D램 라인업을 지속 확대하여 1TB(테라바이트) 용량의 모듈까지 구현할 수 있는 솔루션으로 확장해 나갈 계획이다. 나아가 CMM(CXL 메모리모듈) 등 메모리 저장 용량과 대역폭을 획기적으로 끌어올릴 수 있는 새로운 인터페이스를 준비 중이다. 2016년 HPC(고성능컴퓨팅) 관련 HBM2(고대역폭메모리2)를 업계 최초로 상용화한 삼성전자는 현재 HBM3을 양산 중이고, 차세대 제품인 HBM3E도 정상 개발하고 있다.

인공지능(AI) 시대가 되면서 기하급수적으로 늘어난 메모리 처리를 위한 다양한 제품 개발도 중요해지고 있다. 삼성전자는 PIM(프로세싱 인 메모리), PNM(프로세싱 니어 메모리) 기술을 HBM, CMM 등의 제품에 적용한다. 서버 저장소 역시 응용처에 따라 용량을 변화시키고, 페타바이트급으로 확장할 수 있는 PB(페타바이트) SSD(솔리드스테이트드라이브)도 곧 선보일 예정이다.

이를위해 삼성전자는 기흥캠퍼스에 첨단 반도체 연구개발(R&D) 라인을 구축하는 등 미래 투자를 지속하고 있다. 오는 20일, 미국 실리콘밸리에서 개최되는 ‘삼성 메모리 테크 데이 2023’에서는 첨단 제품의 구체적 사항을 알릴 예정이다. 제품 뿐 아니라 미래 전략 역시 소개한다는 계획이다.

raw@heraldcorp.com