삼성전자 "11나노급 D램 개발중… 9세대 V낸드 내년초 양산"

이정배 메모리사업부장 사장 기고문...20일 '삼성 메모리 테크 데이' 개최

(지디넷코리아=이나리 기자)삼성전자가 다가올 10나노 이하 D램과 1000단 V낸드 시대를 준비하기 위해 새로운 구조와 소재의 혁신을 개발 중이다. 삼성전자는 현재 11나노급 D램을 개발 중이고, 9세대 V낸드는 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다.

이정배 삼성전자 메모리사업부장 사장은 17일 삼성전자 뉴스룸 기고문을 통해 이 같이 밝혔다.

이정배 삼성전자 메모리사업부장 사장(사진=삼성전자)

이 사장은 "D램은 3D 적층 구조와 신물질을 연구개발하고 있으며, V낸드는 단수를 지속 늘리면서도 높이는 줄이고, 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 당사의 강점을 지속 고도화해 나갈 것"이라며 "V낸드의 입출력(I/O) 스피드를 극대화하기 위해 신구조 도입을 준비하는 등 새로운 가치 창출을 위한 차세대 혁신 기술을 착실히 개발 중이다"고 말했다.

이어 "현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성하겠다"라며 "9세대 V낸드는 더블스택(Double Stack) 구조로 구현할 수 있는 최고 단수를 개발 중으로, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 덧붙였다.

삼성전자는 성능, 고용량, 저전력 기술을 모두 담은 주력 제품도 지속 확장할 계획이다. 최근 삼성전자는 업계 최고 용량인 32Gb DDR5 D램 개발에 성공했다. 더 나아가 CMM(CXL Memory Module) 등의 새로운 인터페이스를 적극 활용해 메모리 대역폭과 용량을 원하는 만큼 확장하는 기술도 개발 중이다. 또 AI 시대에 맞춰 현재 HBM3(고대역폭메모리)을 양산 중이고, 차세대 제품인 HBM3E도 정상 개발하고 있다.

이 사장은 "메모리 병목현상 개선을 위해 데이터 연산 기능을 메모리 칩 내부 혹은 모듈 레벨에서 구현하는 PIM(Processing-in-Memory), PNM(Processing-near-Memory) 기술을 HBM, CMM 등의 제품에 적용할 계획"이라며 "데이터 연산 능력을 획기적으로 개선하는 동시에 전력 효율을 높이는 데 집중하겠다"고 밝혔다.

이어서 그는 "서버 스토리지 역시 응용처에 따라 용량을 변화시키고, 페타바이트급으로 확장할 수 있는 PB(Petabyte) SSD를 곧 선보일 예정이다"고 전했다.

삼성전자는 고부가 제품과 선단 공정 생산 비중을 확대하고, R&D 투자를 강화할 계획이다. 이 사장은 "투자는 지속하면서, 수요 변동성과 메모리 제품의 긴 생산 리드타임(Lead time)을 극복하기 위해 메모리 라인 운영을 고도화해 나갈 것"이라며 "D램과 낸드플래시의 혁신적 기술 준비를 위해 소재, 장비 등 전 세계 파트너사와의 협력을 강화하겠다"고 말했다.

한편, 삼성전자는 오는 20일 미국 실리콘밸리에서 개최되는 '삼성 메모리 테크 데이 2023'에서 최신 메모리 반도체 기술과 미래 전략을 소개할 예정이다. 

이나리 기자(narilee@zdnet.co.kr)