베일 벗은 인텔의 신무기 ‘유리 기판’… “2030년까지 상용화해 미세공정 한계 극복”

“기존 플라스틱 기판은 2030년 전 한계 봉착할 것”
내구성, 집적도, 전력효율성 향상에 칩렛도 구현 가능

라훌 마네팔리(Rahul Manepalli) 인텔 펠로우 겸 서브스트레이트 TD 모듈 엔지니어링 디렉터가 15일 진행된 온라인 기자간담회에서 인텔의 유리기판 기술을 설명하고 있다. /줌 캡처

인텔이 차세대 반도체 패키징 기술로 불리는 유리 기판 기술의 세부 사항을 업계 최초로 공개했다. 오는 2030년까지 상용화를 목표로 한 이 기술은 더 작은 반도체 패키지 안에 더 많은 트랜지스터를 집적할 수 있을 뿐 아니라 미래 반도체 기술로 꼽히는 칩렛(Chiplet) 패키징을 구현하는데 가장 이상적인 솔루션이 될 것으로 예상된다.

라훌 마네팔리(Rahul Manepalli) 인텔 펠로우는 지난 15일 진행된 온라인 미디어 간담회에서 “인텔이 선보일 유리 기판을 사용하면 (칩의) 면적 측면에서 진보를 이루게 될 것”이라며 “반도체는 더 작은 공간에 하나의 패키지로 뛰어난 기계적, 물리적, 광학적 성능을 제공하고 더 많은 트랜지스터를 집적할 수 있게 되며 설계상의 유연성도 가져갈 수 있다”고 말했다.

그는 “2030년까지 기존 유기 소재의 기판을 사용한 반도체는 트랜지스터를 확장하는 데 한계에 도달할 가능성이 높다. 유기 재료는 더 낮은 전력효율성 및 수축과 뒤틀림과 같은 한계를 지닌다”며 “반도체 산업의 발전과 진화에 있어 확장성은 결정적이며, 유리 기판은 차세대 반도체를 구현하기 위해 실행 가능한 필수적인 단계”라고 덧붙였다.

유리 기판은 반도체 기판에 기존 플라스틱과 같은 유기 소재 대신 유리를 사용하는 기술로, 패키징의 두께를 기존의 4분의 1 수준으로 줄일 수 있다는 강점이 있다. 업계에서는 실질적으로 반도체 미세공정을 두 세대 이상 앞당기는 효과와 비슷한 것으로 보고 있다. 가령 7나노(나노미터·1nm는 10억분의 1m) 칩으로 3나노를 구현하는 것과 비슷한 효과다.

그는 기존 유기물 기반의 기판 대신 유리 기판을 도입하는 이유에 대해 유리 소재의 다양한 강점을 내세웠다. 우선 “유리 기판을 사용할 경우 온도 상승에 따른 패턴 왜곡 현상이 50% 줄어든다”며 칩의 내구성 강화를 강조했다. 이어 “극도로 미세한 리소그래피 공정의 깊이를 향상하기 위한 평단도, 유리의 기계적 특성이 향상되면서 초대형 폼팩터 패키징도 가능해지며 수율도 높아진다. 이러한 독특한 특성으로 인해 유리 기판에서 인터커넥트 밀도를 10배 높일 수 있다”고 덧붙였다.

기존 유기 소재 기판(왼쪽)과 유리 기판. /인텔 제공

유리 기판은 반도체 시장의 미래 기술로 여겨지는 칩렛(Chiplet) 패키징 적용에도 가장 적합한 기술로 꼽힌다. 칩렛은 하나의 칩에 서로 다른 종류, 다양한 기능의 칩을 레고처럼 자유롭게 붙이는 기술로, 에너지 효율이 높을 뿐 아니라 고성능 칩을 구현할 수 있다. 유리 기판이 상용화될 경우 칩 설계자들은 단일 패키지 내에서 더 작은 공간에 더 많은 타일(혹은 칩렛)을 탑재할 수 있을 뿐 아니라 더 뛰어난 유연성과 낮은 전력 사용으로 향상된 성능 및 집적도를 달성할 수 있다.

마네팔리 펠로우는 “인텔의 유리 기판 연구개발(R&D)이 10년 전부터 본격화 됐다”고 강조했다. 애리조나 공장에 10억달러 규모를 투자해 유리 R&D 라인을 설립했으며, 주요 파트너사들과 긴밀한 협력 생태계를 만들었다. 이를 통해 인텔은 건축, 공정, 장비 등 유리 기판과 관련한 600여개의 발명품을 만들어내기도 했다. 그는 “이러한 혁신적인 기술을 중심으로 장비, 화학물질, 원자재 공급 업체부터 기판 제조업체를 아우르는 전체 생태계를 활성화시킬 수 있었다”고 덧붙였다.

- Copyright ⓒ 조선비즈 & Chosun.com -