“반도체 수율 높이려면, 잘 긁어내야 해”…삼성, 美 오스틴 법인에서 세미나 연 이유는? [비즈360]

지난 5월 CMP 초청 세미나 미국서 개최
“4~5나노 칩 제품 수율을 끌어올리기 위한 노력”

반도체 공정과 CMP 제품 이미지 [한국생산기술연구원 유튜브 캡처, 그래픽=김지헌 기자]

[헤럴드경제=김지헌 기자] 삼성이 자사 첨단 반도체의 수율을 높이기 위해, 웨이퍼를 평평하게 갈아내는 알갱이에 대한 심화 연구를 진행하고 있는 것으로 나타났다.

7일 정부 부처 등에 따르면 삼성전자 미국 오스틴법인은 지난 5월 29일에서 6월 3일까지 반도체 ‘화학적-기계적 평탄화(CMP)’ 관련 초청 세미나를 열었다.

CMP는 반도체를 만드는 원판인 웨이퍼의 표면을 평평하게 하는 작업을 뜻한다. 웨이퍼의 꾸불꾸불한 부분을 평평하게 해야 이후 반도체에 칩 회로를 제대로 그려낼 수 있다는 설명이다. 업계에서선 CMP 작업을 일종의 ‘사포질’로 비유한다. 특정 물질을 사포로 긁어내면 면이 고르게 되듯, 웨이퍼도 제조 당시 고른 평면이 되게 갈아야 한다는 것이다.

특히 이 CMP 과정에는 ‘슬러리’라고 불리는 ‘알갱이가 있는 액체’가 중요한 소재로 주목받는다. 삼성 역시 이에 대한 연구를 깊게 하고 있는 것으로 보인다.

이 액체 안의 알갱이가 고를수록 웨이퍼를 번들번들한 면으로 뒤바꿀 수 있는데, 오스틴법인에서 열린 세미나에선 특히 이 슬러리 개선 방안을 집중적으로 논의한 것으로 나타났다. 해당 세미나의 주제가 ‘슬러리 거대입자 응집에 의한 불량 발생 예방과 저감을 위한 슬러리 입자 측정 기술 및 입자 응집’이다.

사포처럼 웨이퍼를 갈아내야 하는 슬러리 속 입자들이 뭉치면서 거대해지는 경우가 생기는데, 이로 인해 웨이퍼를 번들번들하게 제대로 갈아내지 못한다는 문제 의식이 반영된 것으로 풀이된다.

미국 텍사스주 테일러시에 위치한 삼성의 파운드리 공장 [경계현 삼성전자 사장 SNS 캡처]

CMP 공정을 제대로 못해 웨이퍼에 흠이 가거나 평탄하지 않으면 결국 반도체 칩의 회로에도 문제가 생긴다. 수율(제조품 중 양품의 비율) 저하로 직결되는 것이다.

특히 내년 하반기 가동을 앞둔 4~5나노 칩 제품 등의 수율을 끌어올리기 위해 이같은 연구를 지속하고 있는 것으로 풀이된다. 첨단 반도체일수록 칩 안의 선로간 폭이 좁고, CMP 공정을 통한 평평한 웨이퍼 제조가 중요 문제로 부상할 수밖에 없다는 설명이다.

현재 삼성은 2021년 11월 170억달러(약 21조원) 규모의 테일러에 파운드리 공장 설립을 발표하고, 지난해 상반기 공장 착공에 돌입했다. 테일러 공장 부지는 약 500만㎡(150만평) 규모이며, 삼성 텍사스 공장 보다 약 4배 크다. 테일러 공장은 최첨단 공정을 활용해 5세대(5G) 이동통신, 고성능컴퓨팅(HPC), 인공지능(AI) 등 시스템 반도체를 생산할 계획이다.

삼성은 지난 4월 반도체 사업을 하는 DS(디바이스솔루션)부문 직원을 대상으로 주재원 인사를 실시했고 최근 초미세공정 인력을 포함해 수백 명의 인력을 미국 테일러 공장에 파견했다. 2024년까지 추가 전문 인력들이 미국에 파견될 것으로 전망된다.

raw@heraldcorp.com