“日 기술보다 전력소비 95%↓” ETRI, 반도체 패키징기술 최초 개발

- 기존 9단계 공정 3단계로 축소
- 생산라인 4m, 유해물질 제로

ETRI 연구진이 칩렛 집적 공정 결과에 대해 논의하고 있다.[ETRI 제공]

[헤럴드경제=구본혁 기자] 국내 연구진이 최첨단 반도체 개발의 키를 쥐고 있는 패키징(Packaging) 분야의 핵심원천 신소재 기술개발에 성공했다. 반도체강국 신화에 청신호가 켜졌다.

향후 이 기술은 자율주행, 데이터센터 등 고성능이 필요한 AI반도체 제조의 핵심 소재기술로 사용될 전망이다.

한국전자통신연구원(ETRI)은 자체 보유한 나노 소재기술을 이용해 세계최초로 반도체 공정에 꼭 필요한 신소재를 개발했다고 28일 밝혔다.

특히 이 기술은 기존 일본이 보유한 기술 대비 95% 전력 절감이 가능한 획기적인 반도체 칩렛 패키징 기술이다.

공정단계도 기존 9단계를 3단계로 대폭 줄였다.

연구진이 개발한 패키징 기술은 반도체 웨이퍼에 연구원이 개발한 신소재인 비전도성 필름(NCF)을 붙인 후 타일처럼 생긴 칩렛에 면 레이저를 조사(照射)해 경화하는 총 3단계로 이뤄진다.

그동안 반도체 업계에서는 첨단 반도체 패키징 공정에 주로 일본 소재를 사용해 왔다.

하지만 공정이 총 9단계를 거치는 등 복잡하고 다양한 장비가 사용되며 높은 전력소모, 청정실 유지비용, 유해물질 배출 등이 큰 단점이었다.

특히 기존 기술로는 칩렛 집적기술이 요구하는 수십 마이크로미터(㎛) 크기의 칩간 연결통로라 할 수 있는 접합부의 세척 불가능, 상온에서 접합의 필요성 등이 적용하기 어렵다는 단점도 있었다.

95% 절전 첨단반도체 칩렛 패키징 공정을 적용한 300mm 웨이퍼에 집적된 칩렛.[ETRI 제공]

연구진이 개발한 기술은 자체 보유한 나노소재 설계기술과 나노신소재를 활용해 20여년 핵심원천기술 연구 끝에 독자 개발해 냈다.

개발한 공정은 첨단 반도체 웨이퍼 기판에 개발한 나노 신소재를 적용한 후 다양한 웨이퍼에서 제작된 칩렛으로 타일을 만들어 1초 정도의 면 레이저를 쏘아서 접합 공정을 완성하고 후경화 공정으로 완료된다.

10~20㎛두께의 에폭시 계열 소재에 환원제 등이 첨가된 나노소재로 만들어졌는데 레이저를 쏘면 반도체 후공정(패키징)의 단계에서 세척, 건조, 도포, 경화 등에 이르는 전 단계를 해결한다.

여기에 기존 웨이퍼에서 분리한 칩을 보드에 붙여 한 개씩 잘라쓰는 것과 달리 나노 신소재 덕분에 칩렛을 웨이퍼 기판에 마치 타일을 붙이듯 직접 찍어 붙이는게 가능해졌다.

공정이 간단해 전체 생산라인을 기존 20미터(M)이상을 4미터로 20%로 줄일 수 있다.

95% 절전 첨단 반도체 칩렛 패키징 공정 라인 구성과 장점.[ETRI 제공]

특히 이 기술은 미국의 마이크로 LED 관련 스타트업은 물론 첨단 반도체 분야의 세계적인 파운드리 회사가 공정성과 신뢰성 평가를 진행하고 있어 향후 우수 평가시 3년 내 상용화가 가능할 것으로 전망하고 있다.

ETRI 연구진은 향후, 반도체 디스플레이 업체가 필요로 하는 저전력·친환경 공법에 본 기술이 해답을 제공할 수 있을 것으로 판단했다.

최광성 ETRI 실장은 “그동안 첨단 반도체 패키징과 마이크로 LED 디스플레이 분야는 일본 소재와 장비 기술에 대한 의존도가 높았다”며 “기술 격차가 커서 자립화가 쉽지 않는 상황이었는데 저전력, 친환경이라는 새로운 시장의 요구에 연구진의 성과가 답해 원천기술의 상용화가 기대된다”고 밝혔다.

nbgkoo@heraldcorp.com