"알아서 해드립니다"…요즘 삼성 반도체 영업구호 된 '패키징'이란

여러 반도체 묶어 효율 극대화하는 기술…파운드리 승부처 부상
삼성·TSMC 투자 총력…삼성 '원스톱 서비스'로 고객 모시기 총력

패키징 전용 생산라인을 운영 중인 삼성전자 삼성전자 온양캠퍼스 전경. (사진제공=삼성전자)

(서울=뉴스1) 강태우 기자 = 삼성전자(005930) DS(반도체)부문이 '패키징 원스톱 서비스'를 들고 나서며 영업사원을 자처하고 나섰다. 반도체 효율을 높이는 기술인 '패키징'이 파운드리(반도체 위탁생산) 업계 1위인 대만 TSMC와의 대결에서 또 다른 승부처로 떠올랐기 때문이다.

14일 업계에 따르면 최근 삼성전자는 미국, 한국 등에서 열린 '삼성 파운드리 포럼 & 세이프 포럼 2023'에서 패키징 기술력과 원스톱 서비스를 소개하며 '고객 모으기'에 집중하고 있다. 더불어 반도체 초미세공정 경쟁을 벌이고 있는 TSMC와의 격차를 줄이기 위해 패키징 관련 기술 투자도 꾸준히 지속하는 모습이다.

강문수 삼성전자 AVP(어드밴스드패키징)사업부 부사장은 지난달 미국 실리콘밸리에서 열린 파운드리 포럼에서 "실리콘 공정 기술의 한계를 극복할 수 있는 이종 집적화와 첨단 패키징의 발전이 기대되는 시점"이라며 "아이디어, 아키텍처 또는 설계만 가져오면 나머지는 삼성이 알아서 처리해 드리겠다"고 말했다.

경계현 삼성전자 DS부문 사장 또한 AVP사업을 소개하며 "삼성은 칩셋 설계부터 메모리 통합 테스트에 이르기까지 모든 단계에서 고객을 지원할 준비가 돼 있다"고 전했다.

삼성전자가 개발한 3D 큐브 패키징 기술. (삼성전자 반도체 뉴스룸 제공)

◇패키징이 뭐길래…삼성·TSMC 격전지 된 '첨단 패키징'

패키징은 쉽게 말해 반도체를 여러 개 쌓거나 묶는 것이다. 과거 패키징은 외부 충격 및 온도·습도로부터 보호하는 수준의 단순 포장 업무였다. 하지만 현재는 파운드리 경쟁이 심화됨에 따라 그 위상이 완전히 뒤바뀌었다. 반도체 미세공정 한계로 반도체 자체의 성능을 높이는 게 어렵다 보니 여러 개의 반도체를 쌓거나 묶어 성능·전력효율을 극대화하는 3D(3차원) 패키징 등 첨단 패키징 기술이 대안으로 떠올랐다.

시장 역시 급격하게 커지고 있다. 시장조사업체 가트너에 따르면 전 세계 패키징 시장은 2025년 649억달러(약 83조원)로 성장할 전망이다. 삼성전자, TSMC 등 글로벌 기업들은 패키징 시장의 성장세에 주목하며 패키징 기술 개발 및 캐파(생산능력)에 공격적인 투자를 이어가고 있다.

삼성전자의 경우 현재 충남 온양, 중국 쑤저우 등에 패키징 전용 생산라인을 운영 중이다. 올해는 첨단 패키지 역량을 키우기 위해 AVP 전담팀을 조직을 조직했다. 또 일본에 약 300억엔(약 2762억원)을 투자해 반도체 연구개발(R&D) 시설을 구축하고, 이곳에서 패키징 관련 연구를 할 것으로 알려졌다.

TSMC도 투자를 아끼지 않고 있다. TSMC는 대만 내 여섯 번째 패키징 공장을 짓고 있으며 지난해 11월에는 자체 패키징 기술을 표준화하기 위한 첨단 패키징 생태계 '3D 패브릭 얼라이언스'도 조직했다. 또 지난 2021년 TSMC는 일본 반도체 패키징 연구개발센터 구축에 370억엔(약 3408억원)을 투자하기로 하고, 2022년 6월 문을 열었다. 이 센터에서 TSMC는 일본과 후공정인 3차원 적층기술 공동개발을 추진 중이다.

최시영 삼성전자 파운드리사업부 사장이 4일 서울 강남구 삼성동 코엑스에서 열린 '삼성 파운드리/SAFE 포럼'에서 기조연설을 하고 있다. (삼성전자 제공) 2023.7.4/뉴스1

◇삼성전자 '근거있는 자신감'은 GAA…"3D 패키징과 결합할 것"

삼성전자는 "5년 내 TSMC를 잡겠다"는 목표하에 첨단 패키징 기술 확보에도 총력을 다하고 있다. 주인공은 GAA(게이트올어라운드)다. 파운드리 시장에서 TSMC와의 격차가 많이 벌어져 있지만 삼성이 세계 최초로 선보인 GAA 기술로 추격을 가속한다. 시장조사기관 트렌드포스에 따르면 올해 1분기 삼성전자와 TSMC의 파운드리 점유율은 각각 12.4%, 60.1%였다.

TSMC는 자체 개발 패키징 기술 'CoWoS(Chip on Wafer on Substrate)'로 엔비디아, AMD, 애플 등 굵직한 글로벌 팹리스(반도체 설계)를 고객으로 확보했다. 삼성전자는 3D 패키징에 GAA 공정을 결합한 기술로 대응한다는 전략이다.

GAA는 기존 반도체 소자 구조인 핀펫(FinFET)보다 성능·전력 효율 등에서 강점을 가진 차세대 기술로 평가된다. GAA를 활용하면 기존 공정 대비 면적은 45% 줄이고, 소비전력은 50% 적게 드는 칩을 만들 수 있다. 현재는 삼성전자만 GAA 기술을 구현하고 있다. 선제적으로 확보한 기술을 통해 차세대 패키징 기술을 선보인단 계획이다.

최시영 삼성전자 파운드리사업부장 사장은 지난 4일 서울 삼성동 코엑스에서 열린 파운드리 포럼에서 "2025년에 GAA 공정으로 만든 칩을 3차원 패키징에도 확대 적용할 계획"이라며 "미세화 공정으로는 비용 절감과 칩 면적 축소에 한계가 있어 첨단 후공정 제품군을 다양화하고 있다"고 말했다.

한편 삼성전자는 지난 2015년 고대역폭 메모리 HBM2의 출시를 시작으로 2018년 I-Cube(2.5D), 2020년 X-Cube(3D) 등 패키징 적층 기술을 선보였다. 향후 2024년에 μ-Bump(마이크로범프)형 X-Cube를 양산하고 2026년에는 Bump-less(범프리스)형 X-Cube를 선보일 예정이다.

TSMC는 자체 패키징 기술 'CoWoS(Chip on Wafer on Substrate)' 이미지. (TSMC 홈페이지 갈무리)

burning@news1.kr