2진법·3진법 사이 연산 자유자재…KAIST, 신개념 반도체회로 개발

가천대와 공동연구 세계 첫 성공

카이스트(KAIST)는 생명화학공학과 임성갑(사진) 교수 연구팀이 가천대 전자공학부 유호천 교수 연구팀과 공동 연구를 통해 더 높은 데이터 처리 효율성과 집적도를 제공할 신개념 디지털 논리 회로 구현을 세계 최초로 성공했다고 11일 밝혔다.

기존 0, 1의 두 가지 논리 상태를 사용하는 2진법 논리 회로와 비교해 3진법 논리 회로는 0, 1, 2의 세 가지 논리 상태를 사용해 정보를 표현하는 차세대 반도체 기술이다.

같은 정보를 더 적은 논리로 표현할 수 있어 더 높은 정보 처리 효율성을 통해 반도체 칩의 고속화, 저전력화, 소형화가 가능하다.

하지만 논리 상태가 1개 더 추가됨에 따라 세 가지 논리 신호를 모두 안정적으로 출력하기 어려운 문제와 2진법 논리 체계가 3진법 논리 체계와 서로 호환이 되지 않는 문제가 3진법 논리 회로 상용화에 걸림돌로 여겨졌다.

연구팀은 문제 해결을 위해 3진법 논리 회로의 출력 특성을 회로 동작 중에 실시간으로 조절할 수 있는 새로운 논리소자를 개발했다.

연구팀은 컴퓨터에서 필요에 따라 정보를 저장하거나 다시 지울 수 있는 장치인 플래시 메모리에 주목했으며, 3진법 논리 회로 자체에 정보를 저장할 수 있도록 회로를 구성하는 논리소자에 플래시 메모리를 집적했다.

연구팀은 3진법 논리 회로가 저장하고 있는 정보에 따라 논리 상태 1의 출력 특성이 체계적으로 조절될 수 있음을 확인했으며, 이를 통해 3진법 논리 회로의 동작 안정성(잡음 여유)을 세계 최고 수준인 약 60%까지 달성하는데 성공했다.

또한 논리 회로를 구성하는 각각의 논리소자에 서로 다른 정보를 저장하는 방식으로 2진법과 3진법 논리 출력을 조합했고, 이에 따라 다양한 종류의 논리 출력을 갖는 논리 회로를 구현함으로써 3진법 논리 회로의 정보 처리 효율 및 집적도를 한 단계 더 향상시킬 수 있음 역시 확인했다.

연구팀이 개발한 논리소자는 동일한 반도체 칩 내에서 2진법 논리 회로와 3진법 논리 회로를 연동하여 데이터 및 신호 전달을 할 수 있다는 점에서 의의가 있다. 향후 3진법 반도체의 상용화 시작 단계에 있어 핵심 기술이 될 것으로 기대가 크다.

임성갑 교수는 “기존 디지털 논리 회로와 비교해 다양한 연산이 가능하고 복잡한 연산을 훨씬 단순화할 수 있는 논리소자를 개발한 것”이라며 “이번 연구 결과는 향후 대용량 정보 처리가 필요한 인공지능, 사물인터넷 등 다양한 분야를 위한 신개념 반도체 소자에 있어 유용한 지침이 될 것으로 기대된다”고 말했다.

이번 연구결과는 국제학술지 ‘네이처 커뮤니케이션즈’ 6월 23일 온라인판에 게재됐다. 구본혁 기자

nbgkoo@heraldcorp.com