무어의 법칙 잇는 '반도체 패키징' 어디까지 발전할까

백유진 2023. 7. 9. 13:00
음성재생 설정
번역beta Translated by kaka i
글자크기 설정 파란원을 좌우로 움직이시면 글자크기가 변경 됩니다.

이 글자크기로 변경됩니다.

(예시) 가장 빠른 뉴스가 있고 다양한 정보, 쌍방향 소통이 숨쉬는 다음뉴스를 만나보세요. 다음뉴스는 국내외 주요이슈와 실시간 속보, 문화생활 및 다양한 분야의 뉴스를 입체적으로 전달하고 있습니다.

[테크따라잡기]
삼성전자·SK하이닉스, 패키징 기술 개발 총력
/그래픽=비즈워치

반도체 산업에 중요한 법칙이 있습니다. 바로 '무어의 법칙'인데요. 무어의 법칙은 반도체 발전 속도에 대한 이론입니다. 인텔 창립자인 '고든 무어'는 일찍이 "반도체 집적도가 24개월마다 두 배로 늘어난다"고 예측했는데요. 기술 발전에 따라 칩 위에 올라가는 반도체 기본 소자인 트랜지스터의 수가 점차 많아진다는 것이죠. 

반도체 산업 발전에 따라 조금씩 변했지만, 무어의 법칙은 50년이 넘는 시간 동안 반도체 산업의 근간이 됐습니다. 그간 반도체 업체들은 같은 크기의 칩에 트랜지스터를 얼마나 더 작게, 더 많이 집적하기 위한 기술을 개발해 왔는데요. 전기신호가 지나는 길의 폭(선폭)을 줄이고, 데이터를 담는 소자를 모으는 공정 미세화 기술도 그 일환입니다.

하지만 요구되는 컴퓨팅 능력이 점차 높아지면서 반도체 공정 미세화도 한계가 왔습니다. 선폭을 줄일수록 전자 간 간섭이 늘고 전류가 누설돼 발열이 심해졌기 때문이죠. 이에 따라 반도체 업계에서는 무어의 법칙을 넘어서기 위해 다양한 노력을 기울이고 있는데요. 

국내 대표 반도체 기업인 삼성전자와 SK하이닉스가 공통으로 내건 해결책은 '패키징'입니다. 이번 테크따라잡기에서는 패키징 기술의 이해를 통해 반도체 업계의 미래 전략을 살펴보겠습니다. 삼성전자 반도체와 SK하이닉스 뉴스룸을 참고했습니다.

한계 극복 해결책, 후공정서 찾았다

반도체 공정은 웨이퍼에 회로를 그리는 전공정, 전선을 깔고 포장하는 후공정으로 나뉘는데요. 패키징은 후공정의 마지막 단계입니다. 전공정을 통해 완성된 반도체 칩은 낱개로 하나하나 잘라내는데요. 이 상태의 칩은 외부와 전기 신호를 주고 받을 수 없고 외부 충격에 의해 손상되기 쉽습니다.

이 반도체 칩이 기판이나 전자기기에 장착되기 위해선 '포장'이 필요한데요. 이 과정이 패키징입니다. 반도체 칩이 외부와 신호를 주고받을 수 있도록 길을 만들어 주고 다양한 외부 환경으로부터 안전하게 보호받는 형태로 만드는 것이죠.

최근에는 패키징 기술이 단순히 회로 보호를 위해 포장하는 것을 넘어 한 차원 진화하고 있는데요. 패키징 공정에 신기술을 도입해 미세화의 한계를 해결하고 성능과 효율, 용량 개선을 꾀하는 겁니다.

삼성전자 이종집적 기술./사진=삼성전자 반도체 뉴스룸

삼성전자와 SK하이닉스 등 반도체 업체들은 '첨단 패키지(Advanced Package)' 기술을 앞세우고 있는데요. 여기에서의 핵심은 '이종집적'입니다.

이종집적은 서로 다른 기능을 가진 반도체를 하나의 반도체처럼 동작하도록 하는 패키지 기술을 말하는데요. 시스템 반도체나 메모리 반도체를 불문하고 서로 다른 반도체를 최대한 가까운 위치에 모아 같이 패키징 하는 것이죠.

이 기술을 적용하면 연산을 위한 데이터 이동 경로를 최소화하기 때문에 성능과 효율이 높아지고요. 더 작은 반도체 패키지 안에 더 많은 트랜지스터를 집적할 수 있게 된다고 합니다. 

미래 기술 앞세워 고성장 노린다 

여기에 활용되는 기술 사례에 대해 더 자세히 알아볼까요? SK하이닉스의 경우 향후 40년을 '이종집적의 시대'로 보고 이에 대응한 첨단 패키징 기술을 지속 개발하고 있는데요. 이 중 주요 기술이 '칩렛(Chiplet)'입니다. 

칩렛은 하나의 칩을 기능별로 나누어 제작하고 다시 모으는 기술을 말합니다. 즉 연산, 저장, 전력, 데이터 출입구 기능 등을 갖춘 칩을 따로 만들어 포장하고, 후공정 패키징 단계에서 합친다는 것입니다. 이때 나눠진 칩 조각을 칩렛이라고 부릅니다.

칩렛 기술 설명./사진=SK하이닉스 뉴스룸

칩렛의 장점은 차별화 공정을 적용하기 쉽다는 것인데요. 칩을 여러 개로 나누기 때문에 핵심 칩렛은 10㎚(나노미터) 공정, 다른 칩에는 20㎚ 공정을 도입할 수 있습니다. 값비싼 공정을 일괄 적용할 필요가 없다는 것인데요. 이를 통해 개발 효율을 향상시키고 비용도 절감할 수 있습니다. 또 불량이 생겼을 경우 문제가 생긴 칩만 갈아 끼우면 되기 때문에 칩 전체를 버리는 일도 줄일 수 있다고 합니다.

삼성전자가 인용한 시장조사기관 자료에 따르면 첨단 패키지 시장은 2021년부터 2027년까지 연평균 9.6%의 고성장을 기록할 것으로 전망되는데요. 특히 이종집적 기술을 사용한 2.5차원·3차원 패키지의 경우 매년 14% 이상 성장해 전체 첨단 패키지 시장을 상회할 것으로 예상됩니다.

국내 기업들이 패키징 기술 개발에 사활을 거는 것도 이 때문일 겁니다. 삼성전자의 경우 올해 초 어드밴스드패키징(AVP) 사업팀을 신설하며 관련 사업을 확대하고 있고요.

최근 진행한 '삼성 파운드리 포럼 2023'에서는 첨단 패키지 협의체 MDI(Multi Die Integration) Alliance를 출범해 '비욘드 무어(Beyond Moore)', 즉 무어의 법칙 이후의 시대를 주도하겠다는 포부를 공유하기도 했습니다. MDI 얼라이언스는 2.5·3차원 이종집적 패키지 기술 생태계 구축을 통해 적층 기술 혁신을 이어가는 한편, 글로벌 파트너사와 '최첨단 패키지 원스톱 턴키 서비스'를 제공할 계획이라고 합니다.

국내 반도체 기업들이 패키징 기술을 지속 발전시킴으로써 변화하는 시장에서 경쟁 우위를 확보할 수 있길 기대해 보시죠.

[테크따라잡기]는 한 주간 산업계 뉴스 속에 숨어 있는 기술을 쉽게 풀어드리는 비즈워치 산업부의 주말 뉴스 코너입니다. 빠르게 변하는 기술, 빠르게 잡아 드리겠습니다.[편집자]

백유진 (byj@bizwatch.co.kr)

ⓒ비즈니스워치의 소중한 저작물입니다. 무단전재와 재배포를 금합니다.

Copyright © 비즈워치. 무단전재 및 재배포 금지.

이 기사에 대해 어떻게 생각하시나요?